dry
数字电路实验
实验一 组合逻辑电路分析
一．试验用集成电路引脚图
74LS00集成电路 74LS20集成电路 四2输入与非门 双4输入与非门 二．实验内容 1.实验一
X1ABU1A74LS00NU3A74LS00NU2AD74LS00NABCD按逻辑开关，“1”表示高电平，“0”表示低电平2.5 V
C逻辑指示灯：灯亮表示“1”，灯灭表示“0”
A 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 Y 0 0 0 1 1 1 1 1 自拟表格并记录: A 0 0 0 0 0 0 0 0 B 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 Y 0 0 0 1 0 0 0 1
2.实验二
密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，
2
数字电路实验
开锁信号为“1”，将锁打开。否则，报警信号为“1”，则接通警铃。试分析密码锁的密码ABCD是什么？
X1VCC5V2.5 V X22.5 V AU1AＢ74LS00DU3AU1C74LS00DU2A74LS00DD 74LS00DU1D74LS00DU2B74LS00DU2C74LS00DU1BＣ74LS20D
ABCD接逻辑电平开关。
最简表达式为：X1=AB’C’D 密码为： 1001 表格为： A B C D X1 X2 A B 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 X1 0 1 0 0 0 0 0 0 X2 1 0 1 1 1 1 1 1 三.实验体会：
1.分析组合逻辑电路时，可以通过逻辑表达式，电路图和真值表之间的相互转换来到达实验所要求的目的。
2.这次试验比较简单，熟悉了一些简单的组合逻辑电路和芯片 ，和使用仿真软件来设计和构造逻辑电路来求解。
实验二 组合逻辑实验（一） 半加器和全加器
一．实验目的
1. 熟悉用门电路设计组合电路的原理和方法步骤 二．预习内容
1. 复习用门电路设计组合逻辑电路的原理和方法步骤。 2. 复习二进制数的运算。
3. 用“与非门”设计半加器的逻辑图。 4. 完成用“异或门”、“与或非”门、“与非”门设计全加器的逻辑图。 5. 完成用“异或”门设计的3变量判奇电路的原理图。
3
数字电路实验
三．元件参考
依次为74LS283、74LS00、74LS51、74LS136
其中74LS51：Y=（AB+CD）’，74LS136：Y=A⊕B（OC门） 四．实验内容
1. 用与非门组成半加器，用或非门、与或非门、与非门组成全加器（电路自拟）
U2NOR2U1NOR2U3NOR2U4CU5S NOR2
NOR2
半加器
VCCR15VJ1U1A74LS136D1kΩU1B74LS136DCiKey = BJ31121391011R21kΩSi2.5 V Key = AJ2U3AU2C82.5 V Key = C74LS00D74LS51D
0 1 0 1 4
全加器 被加数Ai
0 1 0 1 数字电路实验
加数Bi 前级进位Ci-1 和Si 新进位Ci 0 0 0 0 0 0 1 0 1 0 1 0 1 0 0 1 0 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 2. 用异或门设计3变量判奇电路，要求变量中1的个数为奇数是，输出为1，否则为0.
VCCR15VJ1U1AKey = AJ274LS136DU1BKey = BJ374LS136DKey = CX12.5 V 1kΩ
输入A 输入B 输入C 输出L 0 0 0 0 0 0 1 1 0 1 0 1 3变量判奇电路 0 1 1 1 0 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1
3. “74LS283”全加器逻辑功能测试
测试结果填入下表中： 被加数A4A3A2A1 加数B4B3B2B1 前级进位C0 和S4S3S2S1 新进位C4 五．实验体会：
1000 0 0111 0001 0或1 1001 0 0000 1 1001 0111 0或1 0001 1 1.通过这次实验，掌握了熟悉半加器与全加器的逻辑功能
2.这次实验的逻辑电路图比较复杂，涉及了异或门、与或非门、与非门三种逻辑门，在接线时应注意不要接错。各芯片的电源和接地不能忘记接。
5
数字电路实验
实验三 组合逻辑实验（二）数据选择器和
译码器的应用
一．实验目的
熟悉数据选择器和数据分配器的逻辑功能和掌握其使用方法 二．预习内容
1. 了解所有元器件的逻辑功能和管脚排列 2. 复习有关数据选择器和译码器的内容
3. 用八选一数据选择器产生逻辑函数L=ABC+ABC’+A’BC+A’B’C和L=A⊕B⊕C 4. 用3线—8线译码器和与非门构成一个全加器 三．参考元件
数据选择器74LS151,3—8线译码器74LS138.
四．实验内容
1.数据选择器的使用：
当使能端EN=0时，Y是A2,A1,A0和输入数据D0~D7的与或函数，其表达式为：
Y=
（表达式1）
式中mi是A2,A1,A0构成的最小项，显然当Di=1时，其对应的最小项mi在与或表达式中出现。当Di=0时，对应的最小项就不出现。利用这一点，不难实现组合电路。
将数据选择器的地址信号A2,A1,A0作为函数的输入变量，数据输入D0~D7作为控制信号，控制各最小项在输出逻辑函数中是否出现，是能端EN始终保持低电平，这样，八选一数据选择器就成为一个三变量的函数产生器。 ①用八选一数据选择器74LS151产生逻辑函数 将上式写成如下形式：L=m1D1+m3D3+m6D6+m7D7
该式符合表达式1的标准形式，显然D1、D3、D6、D7都应该等于1，二式中没有出现的最小项m0、m2、m4、m5，它们的控制信号D0、D2、D4、D5都应该等于0。由此可画出该逻辑函数产生器的逻辑图。
L=ABC+ABC’+A’BC+A’B’C ②用八选一数据选择器74LS151产生逻辑函数
根据上述原理自行设计逻辑图，并验证实际结果。
6
数字电路实验
X1VCC5V432115141312111097D0D1D2D3D4D5D6D7ABC~GU1Y~W562.5 V J1Key = AJ274LS151DKey = BJ3Key = C
2.3线—8线译码器的应用
用3线—8线译码器74LS138和与非门构成一个全加器。写出逻辑表达式并设计电路图，验证实际结果。
VCC5VJ1U1Key = AJ21235ABCG1~G2A~G2BY0Y1Y2Y3Y4Y5Y6Y715141312111097X1U2A2.5 V 74LS20DU2BX22.5 V Key = BJ374LS138D74LS20DKey = C
3.扩展内容
用一片74LS151构成4变量判奇电路
VCC5VX1J1U2AKey = DJ2U17404N432115141312111097D0D1D2D3D4D5D6D7ABC~GY~W562.5 V Key = AJ3Key = BJ474LS151DKey = C
五、实验体会
1.数据选择器用来对数据进行选择，特别选择适用于函数的分离，是比较常用的组合逻辑器件；译码器用于数据的编码与译码中，也是较常用的逻辑器
7
数字电路实验
件。
2.集成的组合逻辑电路也是有简单的门电路组合而成，可以根据对逻辑电路的连接,集成的逻辑器件之间可以相互转化，功能也进行了扩展了。
实验四：触发器和计数器
一、 实验目的
1、 熟悉J-K触发器的基本逻辑功能和原理。 2、 了解二进制计数器工作原理。
3、 设计并验证十进制，六进制计数器。 二、 预习内容
1、 复习有关R-S触发器，J-K触发器，D触发器的内容。
触发器是构成时序逻辑电路的基本逻辑单元，具有记忆、存储二进制信息的功能。 从功能上看，触发器可分为RS、D、JK、T、T’等几种类型。上述几种触发器虽然功能不同，但相互之间可以转换。边沿触发器是指，只有在时钟脉冲信号CP的上升沿或者是下降沿到来时，接收此刻的输入信号，进行状态转换，而在其它任何时候输入信号的变化都不会影响到电路的状态。 2、 预习有关计数器的工作原理。
统计输入脉冲个数的过程计数。能够完成计数工作的电路成为计数器。计数器的基本功能是统计时钟脉冲的个数，即实现计数操作，也用于分频、定时、产生节拍脉冲等。计数器的种类很多，根据计数脉冲引入方式的不同，将计数器分为同步计数器和异步计数器；根据计数过程中计数变化趋势，将计数器分为加法计数器、减法计数器、可逆计数器；根据计数器中计数长度的不同，可以将计数器分为二进制计数器和非二进制计数器（例如十进制、N进制）。
二进制计数器是构成其他各种计数器的基础。按照计数器中计数值的编码方式，用n表示二进制代码，N表示状态位，满足N=2“的计数器称作二进制计数器。74LS161D是常见的二进制加法同步计数器
3、 用触发器组成三进制计数器。设计电路图。
4、 用 74 LS 163和与非门组成四位二进制计数器，十进制计数器，六进制计数器。设计电路图。 三、 参考元件
74LS00 74LS107
8
数字电路实验
74LS74 74LS163 四、实验内容
1.R-S触发器逻辑功能测试
VCC5VJ1U1AKey = RJ274LS00DU1BKey = S74LS00DX22.5 V X12.5 V
R—S触发器 R 0 1 1 0 VCCS 1 0 1 0 Q 0 1 0 不变 1 0 0 不变 触发器电位 0 1 不确定 保持 2.74LS163的逻辑功能测试 5VGND3456710219V1U1ABCDENPENT~LOAD~CLRCLKQAQBQCQDRCO1413121115X1X3X4X22.5 V 2.5 V 2.5 V 2.5 V U2A74LS00D100 Hz 5 V 74LS163D
9
数字电路实验
74LS163的逻辑功能表如下 输入 0 1 1 1 1
X 0 1 1 1 CTP X X 1 0 X CTT X X 1 X 0 CP D0 X d0 X X X D1 X d1 X X X D2 X d2 X X X D3 X d3 X X X Q0 0 d0 输出 Q1 0 d1 Q 0 d2 2Q3 0 d3 计数 保持 保持 3.用74LS163组成六进制计数器
U3VCCDCD_HEX5VU23456710219V1ABCDENPENT~LOAD~CLRCLKQAQBQCQDRCO1413121115U1A74LS00D50 Hz 5 V 74LS163D
输出QA QB QC QD 从0000逐渐增1直至0101，此时QA=1,QC=1,经过与非门后为低电平，输入至CLR同步清零，又开始了下一轮的计数。故计数范围为0000——0101，为六进制计数器。
4.用74LS163组成十进制计数器
U3VCCDCD_HEX5VU1345671021V19ABCDENPENT~LOAD~CLRCLKQAQBQCQDRCO1413121115U2A74LS00D50 Hz 5 V 74LS163D
10
数字电路实验
输出QA QB QC QD 从0000逐渐增1直至1001，此时QA=1,QD=1,经过与非门后为低电平，输入至CLR同步清零，又开始了下一轮的计数。故计数范围为0000——1001，为十进制计数器。
1、 用74LS163组成六十进制计数器
VCC5VU3U6DCD_HEXU1345671021V19ABCDENPENT~LOAD~CLRCLKQAQBQCQDRCO14131211153456710U2A219ABCDENPENT~LOAD~CLRCLKU4QAQBQCQDRCO1413121115DCD_HEXU5A74LS00D74LS00D100 Hz 5 V 74LS163D74LS163D
五、实验体会：
这次试验熟悉了计数器、译码器、显示器等器件的使用方法，学会用它们组成具有计数、译码、显示等综合电路，并了解它们的工作原理。利用常用计数器通过设计可以实现非常用进制计数器，一般有同步和异步两种不同的方案，同时也可以采用清零和预置数来达到归零的目的。
实验五 555集成定时器
一．实验目的
熟悉与使用555集成定时器
二．实验内容
1.555单稳电路
1） 按图连接，组成一个单稳触发器
2） 测量输出端，控制端的电位与理论计算值比较
3） 用示波器观察输出波形以及输出电压的脉宽。tw=RCln3=1.1RC
11
数字电路实验
VCC5VXSC1Ext Trig+_A1ABR15.1kΩVCC+_+_RSTOUTDISTHRTRIV1CON1kHz C1GND5 V 9.7µF555_VIRTUAL2．555多谐振荡器
1）按图接线，组成一个多谐振荡器
输出矩形波的频率为：f=1.43/（R1+2R2） 2）用示波器观察波形
VCC5VXSC1Ext Trig+R1_100kΩA1ABVCC+_+_RSTOUTDISR2THR10kΩTRICONGNDC1555_VIRTUAL270pF
通过示波器观察到输出波形为脉冲波 3.接触开关
按图接线，构成一个接触开关，摸一下触摸线，LED亮一秒
12
数字电路实验
VCC5VR1100kΩC10.1µFRSTDISTHRTRIA1VCCOUTC247µFCONGNDLED1555_VIRTUALR21kΩC30.05µF
三．实验体会
本次实验是关于555集成定时器以及它构建的触发器和振荡器。555定时器在逻辑电路中用得非常广泛，可以由它产生各种各样的脉冲波形，一般作为信号源来使用。
实验六 数字秒表
一．实验目的：
1、了解数字计时装置的基本工作原理和简单设计方法。 2、熟悉中规模集成器件和半导体显示器的使用。
3、了解简单数字装置的调试方法，验证所设计的数字秒表的功能。 二．实验元件：
集成元件：555一片，74LS163一片，74LS248两片，LED两片，74LS00两片。 二极管IN4148一个，电位器100K一个，电阻，电容。 三．实验内容：
1、实验原理框图
① 秒信号发生器用555定时器构建多谐振荡电路而成 ② 六十进制计数器用两块74LS163组成 ③ 译码电路由74LS148组成 ④ 数码显示由LED组成。 2、 设计内容及要求
13
数字电路实验
数码显示器 译码电路
秒计数器
控制电路 秒信号发
生器
①用上述元器件设计一个数字秒表电路，电路包含秒脉冲发生器、计数、译码，显示00至59秒。
②具有清零、停止、启动功能。
③至少使用一块74LS248芯片及共阴极显示器。 3实验电路图设计如下：
VCCPause5VU14CKKey = SpaceVCC5VR1100kΩ47RSTDISTHRTRICONGND1DCD_HEXABCDEFGU12Clear8VCCOUTU6U4A3Key = SpaceU13456710219ABCDENPENT~LOAD~CLRCLKQAQBQCQDRCO14131211157126354ABCD~LT~RBI~BI/RBOU13OAOBOCODOEOFOG1312111091514R2100kΩ62574LS00DC14.7µFC20.01µFLM555CMU5A74LS248D74LS00D74LS163DU3A74LS00D3456ABCDENPENTU2QAQBQCQDRCO1413121115U9A74LS00D710219~LOAD~CLRCLKU5B74LS00D74LS163DU8A74LS00D
开关A B置于高电平时开始计数，A置于低电平的时候暂停计数，B置于低电平的时候清零。
14
数字电路实验
四．实验体会：
最后的实验为一综合性实验，综合考察了555定时器与计数电路的应用。其中在接线时应先检查导线的通断后在使用，可以节省不必要浪费的时间；另外要将电路分割成不同的功能块来拼接会是过程清晰、简洁。由多谐振荡器产生的信号接入计数器时应用与非门来处理一下，否则计数器会出现乱码，可见理论与实际是有偏差的，可能是多谐振荡器产生的方波中有干扰信号。
15
