(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 CN 112615859 A(43)申请公布日 2021.04.06
(21)申请号 202011494481.8(22)申请日 2020.12.17
(71)申请人 成都民航空管科技发展有限公司
地址 610041 四川省成都市二环路南二段
17号
申请人 中国民用航空总局第二研究所(72)发明人 刘志海 朱志强 刘云 刘国建
王建强 王炘 肖乐 钟鹏飞 范宇浩 (74)专利代理机构 北京酷爱智慧知识产权代理
有限公司 11514
代理人 王静(51)Int.Cl.
H04L 29/06(2006.01)H04L 1/00(2006.01)
权利要求书1页 说明书4页 附图2页
(54)发明名称
HDLC数据链路自适应接入方法、协议转换器及系统(57)摘要
本发明实施例公开了一种HDLC数据链路自适应接入方法、协议转换器及系统，方法包括：协议转换器采用下降沿采样方式接收串行数据；所述协议转换器对所述串行数据进行串并变换，得到并行数据；所述协议转换器计算所述并行数据的CRC错误率；所述协议转换器基于所述CRC错误率输出正确数据。实施本发明实施例，利用CRC错误率可保证协议转换器输出正确数据，可灵活适应于目前常用的两种HDLC数据链路方式，具有较强的实用意义，提高了数据接入的灵活性。
CN 112615859 ACN 112615859 A
权 利 要 求 书
1/1页
1.一种HDLC数据链路自适应接入方法，其特征在于，包括：协议转换器采用下降沿采样方式接收串行数据；
得到并行数据；所述协议转换器对所述串行数据进行串并变换，
所述协议转换器计算所述并行数据的CRC错误率；所述协议转换器基于所述CRC错误率输出正确数据。2.如权利要求1所述的HDLC数据链路自适应接入方法，其特征在于，所述协议转换器基于所述CRC错误率输出正确数据，具体包括：
若在预设时间段内，所述CRC错误率小于第一阈值，则输出正确数据。3.如权利要求2所述的HDLC数据链路自适应接入方法，其特征在于，所述方法还包括：若在预设时间段内，所述CRC错误率不小于第一阈值且大于第二阈值，则将采样时钟反相；
所述协议转换器采用上升沿采样方式再次接收串行数据；
所述协议转换器对再次接收的串行数据进行串并变换及CRC错误率计算；若再次计算的CRC计算量小于所述第一阈值，则输出正确数据。4.如权利要求3所述的HDLC数据链路自适应接入方法，其特征在于，所述方法还包括：若在预设时间段内，所述CRC错误率不小于第一阈值且不大于第二阈值，则弹出提示窗口，提示用户进行链路检查。
5.一种协议转换器，其特征在于，包括：接收单元，用于采用下降沿采样方式接收串行数据；串并处理单元，用于对所述串行数据进行串并变换，得到并行数据；计算单元，用于计算所述并行数据的CRC错误率；输出单元，用于基于所述CRC错误率输出正确数据。6.如权利要求5所述的协议转换器，其特征在于，所述输出单元具体用于：若在预设时间段内，所述CRC错误率小于第一阈值，则输出正确数据。7.如权利要求6所述的协议转换器，其特征在于，所述协议转换器还包括相位调整单元，用于若在预设时间段内，所述CRC错误率不小于第一阈值且大于第二阈值，则将采样时钟反相；
所述接收单元还用于采用上升沿采样方式再次接收串行数据；所述串并转换单元还用于对再次接收的串行数据进行串并变换；计算单元还用于再次接收的串行数据进行CRC错误率计算；
所述输出单元还用于若再次计算的CRC计算量小于所述第一阈值，则输出正确数据。8.如权利要求7所述的协议转换器，其特征在于，所述协议转换器还包括提示单元，用于若在预设时间段内，所述CRC错误率不小于第一阈值且不大于第二阈值，则提示用户进行链路检查。
9.一种数据接入系统，包括传输设备和协议转换器，所述传输设备分别连接外部数据源和协议转换器，所述协议转换器连接自动化系统，其特征在于，所述协议转换器如权利要求5‑8任一项所述。
2
CN 112615859 A
说 明 书
HDLC数据链路自适应接入方法、协议转换器及系统
1/4页
技术领域
[0001]本发明涉及通信技术领域，具体涉及一种HDLC数据链路自适应接入方法、协议转换器及系统。
背景技术
[0002]在自动化系统中，其数据接入方式往往是网络，由于其需要引接的数据类型较多，如雷达、电报、GPS、综合航迹、多点定位、ADS‑B等等，不同的数据往往采用不同的数据传输方式，如同步串行HDCL、异步串口、网络等等。其中，雷达、综合航迹往往采用同步串行HDLC格式传输，因此需要协议转换器完成串行数据到网络数据的转换。系统结构框图如图1所示。
[0003]而不同的雷达数据或综合航迹由于其采用的传输设备不同，同步时钟与数据的对应关系也不同。主要的方式有两种：(1)同步时钟上升沿对齐数据；(2)同步时钟下降沿对齐数据。
[0004]当传输设备与协议转换器和前端传输设备不匹配时，往往导致数据传输错误，不同类型的链路数据同时进入协议转换器时，目前的设备是无法处理的。目前的处理方案有两种：
[0005]1、修改前端传输设备的输出方式，不同类型的链路数据进入不同的协议转换器，如将同步时钟上升沿对齐数据修改为下降沿对齐数据。[0006]2、不同类型的链路数据进入不同的协议转换器，修改协议转换器的数据采样方式，如将上升沿采样修改为下降沿采样。[0007]上述传统技术的缺点主要有：[0008](1)通过增加协议转换器的方式会导致成本增加；[0009](2)当前端设备仅提供一种链路输出方式时，只能通过修改后端协议转换器数据采样方式匹配，处理灵活性降低；[0010]数据接入灵活性不高。(3)目前的协议转换器仅提供一种数据采样方式，发明内容
[0011]本发明实施例的目的在于提供一种HDLC数据链路自适应接入方法、协议转换器及系统，以提高数据接入的灵活性。[0012]为实现上述目的，第一方面，本发明实施例提供了一种HDLC数据链路自适应接入方法，包括：
[0013]协议转换器采用下降沿采样方式接收串行数据；[0014]所述协议转换器对所述串行数据进行串并变换，得到并行数据；[0015]所述协议转换器计算所述并行数据的CRC错误率；[0016]所述协议转换器基于所述CRC错误率输出正确数据。[0017]作为本申请一种具体的实施方式，所述协议转换器基于所述CRC错误率输出正确
3
CN 112615859 A
说 明 书
2/4页
数据，具体包括：
[0018]若在预设时间段内，所述CRC错误率小于第一阈值，则输出正确数据。[0019]进一步地，所述方法还包括：[0020]若在预设时间段内，所述CRC错误率不小于第一阈值且大于第二阈值，则将采样时钟反相；
[0021]所述协议转换器采用上升沿采样方式再次接收串行数据；
[0022]所述协议转换器对再次接收的串行数据进行串并变换及CRC错误率计算；[0023]若再次计算的CRC计算量小于所述第一阈值，则输出正确数据。[0024]进一步地，所述方法还包括：[0025]若在预设时间段内，所述CRC错误率不小于第一阈值且不大于第二阈值，则弹出提示窗口，提示用户进行链路检查。[0026]第二方面，本发明实施例还提供了一种协议转换器，包括：[0027]收单元，用于采用下降沿采样方式接收串行数据；[0028]串并处理单元，用于对所述串行数据进行串并变换，得到并行数据；[0029]计算单元，用于计算所述并行数据的CRC错误率；[0030]输出单元，用于基于所述CRC错误率输出正确数据。[0031]第三方面，本发明实施例还提供了一种数据接入系统，包括传输设备和协议转换器，所述传输设备分别连接外部数据源和协议转换器，所述协议转换器连接自动化系统。其中，该协议转换器如上述第二方面所述。[0032]实施本发明实施例，利用CRC错误率可保证协议转换器输出正确数据，可灵活适应于目前常用的两种HDLC数据链路方式，具有较强的实用意义，提高了数据接入的灵活性。附图说明
[0033]为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中，类似的元件或部分一般由类似的附图标记标识。附图中，各元件或部分并不一定按照实际的比例绘制。[0034]图1是自动化系统结构框图；
[0035]图2是时钟上升沿同步数据示意图；[0036]图3是时钟下降沿同步数据示意图；
[0037]图4是本发明实施例提供的HDLC数据链路自适应接入方法的流程图；[0038]图5是本发明实施例提供的协议转换器的结构框图。
具体实施方式
[0039]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完
基于本发整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。
明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0040]基于前述背景技术中提到的问题，本发明实施例方法的目的是采用相应的匹配算法自动识别前端链路方式，匹配其格式，能同时接入同步时钟上升沿对齐数据和同步时钟
4
CN 112615859 A
说 明 书
3/4页
下降沿对齐数据的链路。[0041]需要说明的是，协议转换器收到的HDCL数据链格式一般有如下两种：[0042](1)时钟上升沿同步数据，如图2所示；[0043](2)时钟下降沿同步数据，如图3所示。
[0044]当协议转换器接收到(1)中所述同步数据，则进行信号处理时需在时钟下降沿采样数据，若收到(2)中所述同步数据，则进行信号处理时需在时钟上升沿采样数据，如此，才能保证数据传输的准确性。
[0045]若要自适应接收不同类型链路的同步数据，可借助协议转换器的实时CRC错误率进行判断。因此，本发明实施例提供了一种HDLC数据链路自适应接入方法，具体流程如图4所示。在图4的流程中，协议转换器的各个通道相互，根据跟着的CRC错误率调整采样时钟相位。
[0046]结合图4，本发明的HDLC数据链路自适应接入方法包括：[0047](1)协议转换器采用默认的下降沿采样方式接收串行数据，对该串行数据进行串并转换，得到并行数据。[0048](2)协议转换器计算并行数据的CRC错误率。[0049](3)协议转换器基于所述CRC错误率输出正确数据。[0050]其中，步骤(3)具体包括：
[0051]若在预设时间段(例如最近5秒)内，CRC错误率小于第一阈值(例如10％)，则输出正确数据。
[0052]若在预设时间段(例如最近5秒)内，CRC错误率不大于第一阈值10％，则计算判断CRC错误率是否大于第二阈值95％。若大于95％，则表示协议转换器目前的采样方式与实际HDLC链路不符，将采样时钟反相，即由上升沿调整为下降沿。[0053]待相位调整后，协议转换器采用上升沿采样方式再次接收串行数据，进行串并变换和CRC错误率计算。针对本次计算的CRC错误率，若小于第一阈值10％，则表示调整相位后，协议转换器的采样方式与实际HDLC链路相符，数据传输正确，此时刻正常输出数据。若再次接收的串行数据的CRC错误率不小于第一阈值10％，则提示链路可能存在干扰或者线路连接错误，比如数据地线未连接等。网页端便弹出提示窗口，提示用户进行相应的链路检查，排查问题。[0054]此外，若第一次接收的串行数据的CRC错误率不小于第一阈值10％，同时不大于第二阈值95％，则提示链路可能存在干扰或者线路连接错误，比如数据地线未连接等。网页端便弹出提示窗口，提示用户进行相应的链路检查，排查问题。[0055]通过以上所述方法，协议转换器的各个通道可接入不同HDLC链路格式的数据，根据链路格式，灵活匹配采样时钟，能够准确得地输数据，具有很好的应用价值。[0056]此外，本发明实施例的方法主要有以下优点：[0057](1)可应用于协议转换器，可减少设备数量，节约成本。[0058](2)当前端传输方式无法改变时，无需修改协议转换器数据采样方式，灵活适配。[0059](3)方法灵活适应了目前常用的两种HDLC数据链路方式，具有较强的实用意义。[0060]基于相同的发明构思，本发明实施例提供了一种数据接入系统，可参考图1。该数据接入系统包括传输设备和协议转换器，所述传输设备分别连接外部数据源和协议转换
5
CN 112615859 A
说 明 书
4/4页
器，所述协议转换器连接自动化系统。[0061]其中，如图5所示，该协议转换器包括：[0062]接收单元10，用于采用下降沿采样方式接收串行数据；[0063]串并处理单元11，用于对所述串行数据进行串并变换，得到并行数据；[00]计算单元12，用于计算所述并行数据的CRC错误率；[0065]输出单元13，用于基于所述CRC错误率输出正确数据。[0066]进一步地，输出单元13具体用于：[0067]若在预设时间段内，所述CRC错误率小于第一阈值，则输出正确数据。[0068]优选地，该协议转换器还包括相位调整单元14，用于若在预设时间段内，所述CRC错误率不小于第一阈值且大于第二阈值，则将采样时钟反相；
[0069]所述接收单元10还用于采用上升沿采样方式再次接收串行数据；[0070]所述串并转换单元11还用于对再次接收的串行数据进行串并变换；[0071]计算单元12还用于再次接收的串行数据进行CRC错误率计算；
[0072]所述输出单元13还用于若再次计算的CRC计算量小于所述第一阈值，则输出正确数据。
[0073]优选地，该协议转换器还包括提示单元15，用于若在预设时间段内，所述CRC错误率不小于第一阈值且不大于第二阈值，则提示用户进行链路检查。[0074]需要说明的是，关于该数据接入系统及协议转换器更为具体的工作流程，请参考前述方法实施例部分，在此不再赘述。
[0075]实施本发明的数据接入系统及协议转换器，利用CRC错误率可保证协议转换器输出正确数据，可灵活适应于目前常用的两种HDLC数据链路方式，具有较强的实用意义，提高了数据接入的灵活性。[0076]以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
6
CN 112615859 A
说 明 书 附 图
1/2页
图1
图2
图3
7
CN 112615859 A
说 明 书 附 图
2/2页
图4
图5
8
