通信测试卡中ＨＤＬＣ协议控制器的设计与实现刘延飞，等 通信测试卡中ＨＤＬＣ协议控制器的设计与实现 Ｄｅｓｉｇｎ ａｎｄ Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ ＨＤＬＣ Ｐｒｏｔｏｃｏｌ Ｃｏｎｔｒｏｌｌｅｒ ｆｏｒ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｔｅｓｔ Ｃａｒｄ 纠延 李 缮 饧铁所 倪 毳 （第二炮兵工程大学专业基础实验中心，陕西西安７１００２５） 摘要：针对当前实现ＨＤＬＣ协议控制器的一般方法中存在的一些弊端，提出了一种利用ＦＰＧＡ简化ＨＤＬＣ协议控制器的硬件处理 方法。利用ＶＨＤＬ语言，分别设计了发送模块和接收模块，并详细介绍了各个模块的工作原理和组成以及仿真结果。试验结果表明， ＦＰＧＡ简化了ＨＤＬＣ协议，模块编程简单且易于修改，具有良好的应用前景。 关键词：控制器通信测试ＦＰＧＡ ＶＨＤＬ ＨＤＬＣ协议 中图分类号：ＴＮ４０９ 文献标志码：Ａ Ａｂｓｔｒａｃｔ：Ａｉｍｉｎｇ ａｔ ｔｈｅ ｍａｌｐｒａｃｔｉｃｅ ｅｘｉｓｔｉｎｇ ｉｎ ｃｏｍｍｏｎ ｍｅｔｈｏｄｓ ａｔ ｐｒｅｓｅｎｔ ｆｏｒ ＨＤＬＣ ｐｒｏｔｏｃｏｌ ｃｏｎｔｒｏｌｌｅｒ，ｔｈｅ ｈａｒｄｗａｒｅ ｐｒｏｃｅｓｓｉｎｇ ｍｅｔｈｏｄ ｂｙ ａｄｏｐｔｉｎｇ ＦＰＧＡ ｔｏ ｒｅａｌｉｚｅ ａｎｄ ｓｉｍｐｌｉｆｙ ｔｈｅ ＨＤＬＣ ｐｒｏｔｏｃｏｌ ｃｏｎｔｒｏｌｌｅｒ ｉｓ ｐｒｏｐｏｓｅｄ．Ｗｉｔｈ ＶＨＤＬ ｌａｎｇｕａｇｅ，ｔｈｅ ｔｒａｎｓｍｉｔｔｉｎｇ ａｎｄ ｒｅｃｅｉｖｉｎｇ ｍｏｄｕｌｅ ｉｓ ｄｅｓｉｇｎｅｄ ｒｅｓｐｅｃｔｉｖｅｌｙ．Ｔｈｅ ｗｏｒｋｉｎｇ ｐｒｉｎｃｉｐｌｅｓ ａｎｄ ｃｏｍｐｏｓｉｔｉｏｎｓ ａｓ ｗｅｌｌ ａｓ ｔｈｅ ｓｉｍｕｌａｔｉｏｎ ｒｅｓｕｌｔｓ ｏｆ ｅａｃｈ ｍｏｄｕｌｅ ａｒｅ ｉｎｔｒｏｄｕｃｅｄ ｉｎ ｄｅｔａｉｌ．Ｔｈｅ ｒｅｓｕｌｔｓ ｓｈｏｗ ｔｈａｔ ＦＰＧＡ ｓｉｍｐｌｉｉｆｅｓ ＨＤＬＣ ｐｒｏｔｏｃｏｌ，ｔｈｕｓ ｔｈｅ ｐｒｏｇｒａｍｍｉｎｇ ｆｏｒ ｍｏｄｕｌｅｓ ｂｅｃｏｍｅｓ ｓｉｍｐｌｅ ａｎｄ ｅａｓｙ ｔｏ ｍｏｄｉｆｙ；ｔｈｅ ｍｅｔｈｏｄ ｐｏｓｓｅｓｓｅｓ ｅｘｃｅｌｌｅｎｔ ｐｒｏｓｐｅｃｔｓ． Ｋｅｙｗｏｒｄｓ：Ｃｏｎｔｒｏｌｌｅｒ Ｃｏｍｍｕｎｉｃａｔｉｏｎ ｔｅｓｔ ＦＰＧＡ ＶＨＤＬ ＨＤＬＣ ｐｒｏｔｏｃｏｌ ０ 引言 通信，所以在数据传输过程中可以不加ＣＲＣ校验 ， 本文将介绍一种简化ＨＤＬＣ协议控制器的方法。 在航空航天领域中，大型地面测试设备测试数据 具有传输量大、实时性要求高的特点。为了解测试设 １ ＨＤＬＣ协议简介 备与上位机的通信状况，需采用一种面向比特级的同 ＨＤＬＣ协议是通信领域中应用最广泛的协议之 步通信协议，实现数据传输过程的完全透明。高级数 一，其面向比特的高级数据链路控制规程，具有差错检 据链路控制（ｈｉｇｈ ｌｅｖｅｌ ｄａｔａ ｌｉｎｋ ｃｏｎｔｒｏｌ，ＨＤＬＣ）协议具 测功能强大、效率高和传输同步的特点 。在ＨＤＬＣ 有上述优点，同时，它能保证传递到下一层的数据在传 通信方式中，所有信息都是以帧的形式传送的。ＨＤＬＣ 输过程中能够被准确接收，且一旦接收端接收到数据， 帧格式如图１所示。 就能立即传输下一帧数据 。 ＨＤＬＣ的一般实现方法是采用专用集成电路 帧起始标志 接收站地址 状态控制字 信息段 帧校验 帧结束 ０ｌｌｌ１ｌｌ１０ ８ ｂｉｔ／１６ ｂｉｔ ８ｂｉｔ／１６ｂｉｔ ８＾ｂＩｔ １６ｂｌｔ『３２ ｂｉｔ Ｏｌ１１ｌ１１０ （ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｉｆｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ，ＡＳＩＣ）器件和软 件编程等。采用ＡＳＩＣ器件设计比较简单，但灵活性较 差；软件编程方法灵活，但占用处理器资源多、执行速 度慢、实时性不易预测。现场可编程门阵列（ＦＰＧＡ） 图１ ＨＤＬＣ帧格式 采用硬件描述语言处理信号，可以通过软件反复编程 Ｆｉｇ．１ Ｆｒａｍｅ ｆｏｒｍａｔ ｏｆ ＨＤＬＣ ｐｒｏｔｏｃｏｌ 使用，能够兼顾速度和灵活性，还能并行处理多路信 １．１标志字 号，便于实时预测和仿真，所以在ＦＰＧＡ中实现ＨＤＬＣ 根据ＨＤＬＣ协议规定，所有信息传输必须以一个 协议的功能是一种较为合适的选择 。 标志字“０１１１１１１０”开始，且以同一个标志字结束。由 根据课题具体要求，发送端和接收端的数据内容 开始标志到结束标志之间构成一个完整的信息单位， 是固化的，只需检测测试设备能否与上位机进行正常 称为一帧。接收方可以通过搜索“０１１１１１１０”来探知 帧的开始和结束，从而建立帧同步。在帧与帧之间的 修改稿收到日期：２０１１—０５—１１。 空载期，可连续发送标志字来作填充。 第一作者刘延飞（１９７５一），男，１９９７年毕业于国防科技大学信息工 程专业，获硕士学位，副教授；主要从事机器人智能控制、光学导引头在 １．２“０”比特插入技术 线测试技术方面的研究。 ＨＤＬＣ帧的信息长度是可变的，可传送除标志字 《自动化仪表》第３３卷第２期２０１２年２月 ５５ 通信测试卡中ＨＤＬＣ协议控制器的设计与实现刘延飞，等 以外的任意二进制信息。为确保标志字独一无二，发 送方在发送信息时采用“０”比特插入技术，即发送方 在发送除标志字符外的所有信息时（包括校验位），只 要遇到连续的５个“１”，就自动插入一个“０”；反之，接 收方在接收数据时，只要遇到连续的５个“１”，就自动 将其后的“０”删掉。“０”比特插入和删除技术使得 ＨＤＬＣ具有良好的传输透明性，可传输任何比特代码。 １．３地址段及控制段 图２发送模块仿真结果 Ｆｉｇ．２ Ｓｉｍｕｌａｔｉｏｎ ｒｅｓｕｌｔ ｆｏｒ ｔｒａｎｓｍｉｔｔｉｎｇ ｍｏｄｕｌｅ 地址字段为８位，也可采用８的倍数进行扩展，用 当发送数据帧头“０１１１１１１０”后，起始标志位ｓｔａｒｔ— 于标志接收该帧的栈地址。控制字段为８位或１６位， 发送方的控制字段用来表示命令和响应的类别与功能。 ｌｆａｇ置高，开始发送接收地址和控制字等数据内容。 数据并串转换计数器ｃｏｕｎｔｅｒｌ和添零计数器ｚｅｒｏ— ｃｏｕｎｔｅｒ开始计数，发送的数据依次存入移位寄存器 ｓｈｉｔｆ—２ ＨＤＬＣ协议控制器的ＦＰＧＡ实现 基于ＦＰＧＡ实现的ＨＤＬＣ协议控制器主要包括发 送和接收两个模块 。 ２．１发送模块的设计 ｒｅｇ。数据发送信号ｔｘｄ，按照预定格式向串行数 据序列ｈｄｌｃ＿ｔｘ依次赋值，实现数据的正确发送。 ２．２接收模块的设计 发送端先将待发送的并行数据进行并串转换，然 后由系统自动完成编码、“０”比特和标志字“７Ｅ”插入， 最后将处理后的数据序列传递到发送端口。根据前文 接收端首先接收同步串行数据，然后由系统自动 完成标志字的检测、去“０”，再将同步串行数据转换成 １位并行方式输出。整个系统收发端使用同一个全局 时钟。下面分别对接收模块各个部分进行介绍。 ２．２．１帧头检测模块 本进程用来检测帧头“７Ｅ”是否出现，如果检测到 “７Ｅ”，则表明接收到一个完整的数据；反之，则继续接 收数据 。 ２．２．２去…０’模块 所述，由于每一帧的数据内容固定，因此，可将ＣＲＣ结 果视为固定值“Ｅ２、９９”，直接将其添加到发送端数据 序列即可。 ２．１．１发送模块工作原理 设计的代码主要由以下进程组成：①ＨＤＬＣ数据 发送状态机状态转移进程，完成ＨＤＬＣ数据发送状态 机各个状态对应的信号输出，包括标志信号和控制信 号；②移位寄存器进程，通过移位实现数据并串转换， 并按添零要求对串行数据序列做相应处理；③添零进 程，当遇到连续的５个“１”时，自动进行添零处理，最 后产生正确的、经过添零处理的ＨＤＬＣ数据序列。其 本进程用来检测接收的数据是否包含插入的…０’ 比特，当检测到插入的“０”比特后，对其进行删除，并 进行数据串并转换。 ２．２．３接收控制模块 本进程用于接收过程的控制，主要包括通过检测 部分源代码如下。。 。 Ｗｈｅｎ ｉｄｌｅ＝＞ｓｈｉｔｆ是否出现帧头来判断接收的数据是否为有效帧，以及 产生接收使能信号。其部分ＶＨＤＬ代码如下。 —ｒｅｇ（７ ＤＯＷＮＴＯ ０）＜＝ｆｒａｍｅ— ｉｆ（Ｆ｜ａｇＤｅｔｅｅｔ＝‘１’）ｔｈｅｎ ｈｅａｄ；∥在空闲状态发送帧头ｈｅａｄ ｆｌａｇ＜＝‘１’； Ｗｈｅｎ ｃｏｎｔｌｓｅｎｔ＝＞ｓｈｉｔｆ—∥检测到帧头，进人数据接收状态 —ｒｅｇ（７ ＤＯＷＮＴＯ ０）＜＝ ＦｌａｇＩｎｉｔ ＦｒａｍｅＳｔａｔｕｓ ：＝‘１’： ：：‘０’： ｃｏｎｔｒｏｌｌ； ｈｅａｄ＿∥发送地址字节的状态 ｆｌａｇ＜＝‘０’； ∥发送地址字节 ＦｌａｇＣｏｕｎｔｅｒ ：＝０； ∥标志位计数器 ＡｂｏａｅｄＦｒａｍｅ ＜＝‘０’： 在空闲状态，发送ＨＤＬＣ的帧头（７Ｅ）；在地址发 送状态，发送地址字节内容（５Ａ ４Ａ）；然后转入控制 字节发送状态，发送控制字节（５４）；进入ＨＤＬＣ帧尾 发送状态，将帧尾（７Ｅ）发送出去，发送完帧尾，转入到 …．． ｉｆ（Ｆｒａｍ。Ｓｔａｌｕ。：ｔ１，、ｔｈ。 ｉｆ ｆ ａｌ：ｔｔ， ｔｈ。 ａｂｌ。＜： １，： 空闲状态，等待新数据的到来。 ２．１．２试验结果和分析 发送模块的试验仿真结果如图２所示。 ５６ Ｃ。 ｔ。 ：：０： ＦｒａｍｅＥｒｒｏｒ＜：・０，： …．． ＰＲＯＣＥＳＳ ＡＵＴＯＭＡＴＩＯＮ ＩＮＳＴＲＵＭＥＮＴＡＴＩＯＮ Ｖｏ１．３３ Ｎｏ．２ Ｆｅｂｒｕａｒｙ ２０１２ 通信测试卡中ＨＤＬＣ协议控制器的设计与实现刘延飞，等 ２．２．４试验结果和分析 整个接收模块的试验仿真结果如图３所示。 与传统的ＨＤＬＣ协议的实现方法相比，该控制器 更加简单可靠；且由于数据帧传输过程中没有采用标 准的ＣＲＣ校验，使得数据传输速度更快。软件仿真和 代码调试证明，本控制器能够应用于通信测试卡的测 试，具有一定推广价值。 参考文献 ［１］黄国强．ＨＤＬＣ协议的ＦＰＧＡ实现及其在通信系统的应用［Ｊ］． 五邑大学学报，２００８（２２）：４０—４４． 圜 ‘ｌ Ｈ－ — ——螋ｌ删 ＋１ｔ 圜 Ｉ霉 。０Ｆｒ ｌｇｎ 圈 ｒａｍｅＥｒｒｏｒ —— — ——————— —————————————————————毒～ 黼 Ｉ— ———＋— ———— — ———— — — ——— — ———— ———— — ＝— — —ｌ—一 图３接收模块仿真结果 Ｆｉｇ．３ Ｓｉｍｕｌａｔｉｏｎ ｒｅｓｕｌｔ ｆｏｒ ｒｅｃｅｉｖｉｎｇ ｍｏｄｕｌｅ ［２］徐涛．基于ＰＣＩ的ＨＤＬＣ协议处理器的设计与优化［Ｄ］．南京： 东南大学，２００５． 当接收的串行数据出现帧头“０１ｌ１１１１０”时，帧有 效信号被拉高，开始进行串并转换，并将接收数据放入 到接收缓存中，实现数据的存储。 ［３］刘岩俊，闫海霞．ＨＤＬＣ通讯协议中ＣＲＣ的应用［Ｊ］．电子测量 技术，２０１０（３）：２１—２３． ［４］李晓娟．基于ＦＰＧＡ的ＨＤＬＣ设计实现［Ｊ］．现代电子技术， ２ｏ０７（６）：３５—３７． ３ 结束语 ｒ ［５］应三丛．基于ＦＰＧＡ的ＨＤＬＣ协议控制器［Ｊ］．四川大学学报： 自然科学版，２００８（４０）：１１６—１２０． 针对某型地面测试设备通信测试卡的技术要求， 文中提出了一种利用ＦＰＧＡ简化ＨＤＬＣ协议控制器的 设计方案，并利用Ａｌｔｅｒａ公司的ＥＰ２Ｃ７０Ｆ６７２１８芯片来 实现。 （上接第５４页） ［６］潘松，王国栋．ＶＨＤＬ实用教程［Ｍ］．成都：电子科技大学出版 社，１９９９：１５８—１６９． ［７］徐欣，于红旗，易凡，等．基于ＦＰＧＡ的嵌入式系统设计［Ｍ］．北 京：机械工业出版社，２００５：７９—１０２． 可最大限度地避免返工，促进仪控系统设计、制造、安 供的解决方案。每个测试过程应撰写一份测试报告， 相关的测试过程也可以撰写一份合并的测试报告。 １．７测试问题和处理 装和调试进度；节约资源，降低整个工程的成本。 参考文献 ［１］史觊，蒋明瑜，郑健超，等．核电站仪表与控制（Ｉ＆Ｃ）系统数字 化关键技术研究现状［Ｊ］．测控技术，２００４，２３（２）：２９—３２． ［２］郑明光，张劲舜，沈增耀，等．压水堆核电厂仪表控制与计算机 化的发展概况［Ｊ］．核技术，２０００，２３（１２）：８９９—９０３． ［３］林诚格，郁祖盛，欧阳予．非能动安全先进核电厂ＡＰＩＯ００［Ｍ］． 北京：原子能出版社，２００８：５—３Ｏ． 问题报告和处理对结束测试及对测试结果的确认 是十分重要的。因此，应提供关于问题报告和跟踪的 通用要求，通用要求应根据具体项目写入测试计划中。 当产品与规定的设计、特性、文件说明、规程不一致，项 目质量或活动不能令人满意或不确定时，认为该产品 不合格。测试中记录下与预期测试结果不一致的部 分，并且根据需要在状态审查会议中与设计和测试小 组进行讨论。这些不一致项会变成问题并由合适的解 决方案跟踪处理。 当相关问题记录进跟踪系统并且已确定问题负责 人员时，项目经理可以根据现有资源和相应数据来处 理问题。如果出现的问题妨碍了测试进行或之后的测 ［４］李臻．ＡＰＩＯ００和ＥＰＲ仪控系统简介与对比［Ｊ］．电力科学与工 程，２００９，２５（１Ｏ）：７４—７８． ［５］ＩＥＥＥ．１２２０—１９９８ ＩＥＥＥ ｓｔａｎｄａｒｄ ｆｏｒ ａｐｐｌｉｃａｔｉｏｎ ａｎｄ ｍａｎａｇｅｍｅｎｔ ｏｆ ｔｈｅ ｓｙｓｔｅｍｓ ｅｎｇｉｎｅｅｒｉｎｇ ｐｒｏｃｅｓｓ［ｓ］．Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ，Ｉｎｃ，１９９８． ［６］ＩＥＥＥ．８２９—１９９８ ＩＥＥＥ ｓｔｎｄａｒａｄ ｆｏｒ ｓｏｆｔｗａｒｅ ｔｅｓｔ ｄｏｃｕｍｅｎｔａｔｉｏｎ『Ｓ１． Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ，Ｉｎｃ，１９９８． ［７］ＵＳ ＮＲＣ．ＲＧ１．１７０ Ｓｏｆｔｗａｒｅ ｔｅｓｔ ｄｏｃｕｍｅｎｔａｔｉｏｎ ｆｏｒ ｄｉｉｔｇａｌ ｃｏｍｐｕｔｅｒ ｓｏｆｔｗａｒｅ ｕｓｅｄ ｉｎ ｓａｆｅｔｙ ｓｙｓｔｅｍ ｏｆ ｎｕｃｌｅａｒ ｐｏｗｅｒ ０１ｎｔ［ｓ］．ｕｓ ａＮｕｃｌｅａｒ Ｒｅｇｕｌａｔｏｒｙ Ｃｏｍｍｉｓｓｉｏｎ，１９９７． 试阶段，则应尽快解决；仅在问题妨碍测试进行或之后 的测试阶段时才需要进行临时变更，临时进行变更必 须遵循项目配置管理计划。解决问题的具体计划应该 包含在项目１３程中，回归测试证明问题已被解决并且 没有新的问题产生。这样完整的测试才算结束。 ［８］ＵＳ ＮＲＣ．ＲＧ１．１７１ Ｓｏｆｔｗａｒｅ ｕｎｉｔ ｔｅｓｔｉｎｇ ｆｏｒ ｄｉｉｇｔｌａ ｃｏｍｐｕｔｅｒ ｓｏｆｔｗａｒｅ ｕｓｅｄ ｉｎ ｓｆｅｔａｙ ｓｙｓｔｅｍ ｏｆ ｎｕｃｌｅａｒ ｐｏｗｅｒ ｐｌａｎｔ［ｓ］．ＵＳ Ｎｕｃｌｅａｒ Ｒｅｇｕｌａｔｏｒｙ Ｃｏｍｍｉｓｓｉｏｎ，１９９７． ［９］ＡＮＳＩ／ＡＳＭＥ．Ｎ４５．２．６ Ｑｕａｌｉｆｉｃａｔｉｏｎｓ ｏｆ ｉｎｓｐｅｃｔｉｏｎ，ｅｘａｍｉｎａｔｉｏｎ， ａｎｄ ｔｅｓｔｉｎｇ ｐｅｒｓｏｎｎｅｌ ｆｏｒ ｔｈｅ ｃｏｎｓｔｒｕｃｔｉｏｎ ｐｈａｓｅ ｏｆ ｎｕｃｌｅａｒ ｐｏｗｅｒ ２ 结束语 在整个核电厂Ｉ＆Ｃ系统的设计、制造、安装和调 试过程中进行相应的测试，可以尽早地发现问题或者 缺陷并改进，提高核电厂仪控系统的可靠性；同时，也 《自动化仪表》第３３卷第２期２０１２年２月 ｐｌａｎｔｓ［Ｓ］．Ａｍｅｒｉｃａｎ Ｎａｔｉｏｎａｌ Ｓｔａｎｄａｒｄｓ Ｉｎｓｔｉｔｕｔｅ，１９７８． ［１０］Ｓｏｎｇ Ｆｅｉ，Ｚｈａｎｇ Ｓｈｕｈｕｉ．Ｈｕｍａｎ ｆａｃｔｏｒｓ ｅｎｇｉｎｅｅｒｉｎｇ ｖｅｒｉｆｉｃａｔｉｏｎ ａｎｄ ｖｌａｉｄａｔｉｏｎ：ａ ｃａｓｅ ｓｔｕｄｙ ｏｆ ａ ｎｕｃｌｅａｒ ｐｏｗｅｒ ｐｌａｎｔ［ｃ］∥１８ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｎｕｃｌｅａｒ Ｅｎｇｉｎｅｅｒｉｎｇ（ＩＣＯＮＥ１８）Ｍａｙ １７—２１，２０１０，Ｘｉ’ａｎ，Ｃｈｉｎａ，２０１０：７１５—７２１． ５７
