…东北大学考试试卷（A卷）
总分 一 二 三 四 五 六 七 八 学 … … 2010—2011学年第 一 学期
院 … …课程名称： 计算机组成原理（共5页，八个大题）
○ …┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄ ……班 ……级 密… ………学 …○号 …… ………封姓 ……名 …… …○……… …线………………………… ……… ○ 1 ．在浮点加减运算中，当运算结果的尾数绝对值大于1时，需要对结果进 行 A ，其操作是 B 。 A：右规（向右规格化） B：尾数右移一位，阶加1 2 ．按字节编址的计算机主存储器，每次读/写 A 个二进制位，16位二进 制地址码所能访问的存储容量是 B KB。 A：8 B： 3 ．某计算机字长为32位，存储容量2MW，若按半字编址，它的寻址范围 是 A 。 A：4M（0~4M，0~4M-1） 4 ．程序控制类指令的功能是 A 。 A ：改编程序执行顺序 5．计算机中时序信号最基本的是 A 。 A：电位-脉冲制 6 ．微指令的编码表示法中分段编码的原则是可以把 A 的微命令编在同 一字段内，而 B 的微命令应该编在不同的字段内。 A：相斥（互斥） B：相容 7 ．DMA传送可采用以下三种方式： A 、 B 和 C 交替访内。 A：CPU停止访问内存 B：周期挪用（周期窃取） （A，B无顺序） 8 C：CPU和DMA ．统一编址方式是将 A 和 B 统一进行编址。 A：内存单元 B：I/O端口（设备接口中寄存器）（A，B无顺序） 9 ．CPU内部的中断允许触发器用来表示 A 。 A：CPU开放或禁止响应可屏蔽的中断请求 10．组合逻辑控制的计算机中采用的三级时序信号是：主状态周期（CPU周期）电位、节拍电位和 A 。 A：（节拍）脉冲 11．二进制浮点数X=－0.100000111B ×2－1000B写成IEEE754标准的单精度（32位）浮点数并压缩成十六进制应为 A 。 A：BB038000H 12．DRAM存储器的刷新一般有 A 、 B 和 C 三种方式。 A：集中式 B：分散式 C：异步式 （无顺序） 13．中断响应周期需要保护的两个关键硬件状态是 A 和 B 。 A：程序断点（PC内容） B：程序状态字（PSW） （无顺序） 14．单重中断和多重中断的主要区别在于 A 。 A：后者允许嵌套 15．某计算机的Cache-主存系统中，Cache的存储周期为4.5ns，主存的存储周期为20ns。已知在一段给定时间内，CPU共计访问该Cache-主存系统4500次，其中340次访问主存。则该Cache的命中率为 A 。 A：92.44% 16．设相对寻址的转移指令占两个字节，第一个字节是操作码，第二个字节是补码表示的相对位移量；若CPU每当从存储器取出一个字节即自动完成（PC）+1，设当前PC的内容为2002H，要求转移到200AH地址，则该转移指令第二个字节的内容应为 A H。 A：06
1
二、 （10分） 若要用74181和74182器件设计二级先行进位的16位ALU，问 74181和74182各需要用几片？请使用74181和74182的逻辑符号画出该 16位ALU的逻辑框图（图中主要表示出进位之间的连接关系即可）。 解答：需要 74181共4片，74182共1片。 逻辑框图如下： Tag（相当于区号）Cache行号（块号、索引）块内地址 （16位）（12位）（4位）
2
三、（10分）某计算机主存具有24bit地址和16 bit的字长。问： （1）该存储器能存储多少字节的信息？
（2）如果用4M×4 bit的SRAM芯片组成该存储器，需要多少片？ （3）用文字简要说明这些SRAM芯片如何组织并指出需要多少位地址做芯片选择？ 解答：
（1）32MB（32M个字节） （2）需16片
（3）每4片4M×4 bit的SRAM芯片并联成一个4M×16 bit的单元，再用4个这样的单元（共16片）串联，四个单元的选择及芯片选择使用24位地址中的高2位：A23和A22（A21~A0这22位为片内寻址用）。
…………… （8分） DMA接口（即DMA控制器）主要由哪些部件组成？画 四、
出DMA工作过程的流程图（不包括预处理和后处理）。 解答： DMA接口主要由数据缓冲寄存器、内存地址寄存器、字计数器五、（13分）假定某计算机主存与数据Cache之间采用直接映射方式，块大小为16B。已知该Cache的数据区容量为KB，主存的地址为32位，按字节编址。为了正确访问，Cache的每个块设了一个“valid”（有效）位；而为了采用写回策略，Cache的每个块还要设一个“dirty”（脏）位。问： （1）主存地址如何划分（分几个字段、各个字段的名称和位数）？ 和控制线路等（DMA请求触发器、中断逻辑…）组成。
DMA工作过程流程图如下-- 第六题答案表 中断屏蔽字 中断处理程序中断屏蔽字 1级 2级 3级 4级 5级 1级1 1 1 1 12级0 1 1 0 03级0 0 1 0 04级0 1 1 1 15级0 1 1 0 1 3
（2）该数据Cache的总容量是多少KB？要求列出计算过程。 解答： （1） Cache中有行数（块数）KB÷16B = 212 主存容量232×8位相当于有（232×8）÷KB=216个Cache区 如此可得主存地址划分为 Tag（相当于区号）Cache行号（块号、索引）块内地址（16位）（12位）（4位） （2） 每个Cache块附加有Tag位16位和1个有效位、一个脏位，即16+1+1=18位。加上每块的数据16B，所以该数据Cache的总容量是— （18+16B）×212 bit =146×4096 bit =73KB （598016bit、74752B）
……………○六、（12分）若某计算机有5级中断，中断响应优先级由高到低为1﹥2﹥3﹥4﹥第六题答案表 中断屏蔽字5，而中断处理优先级由高到低为1﹥4﹥5﹥2﹥3。要求完成以下工作： （1）设计各级中断处理程序的中断屏蔽码（设“1”为屏蔽，“0”为开放）， 中断处理程序中断屏蔽字要求将各个屏蔽码写在右面表格中。 1级 2级 3级 4级 5级 （2）若在运行主程序的 t1时刻，同时出现第 2、4级中断请求，而在处理第时刻及各级中断程序处理完 1 级 1 1 1 1 14级中断过程中的t2时刻，又同时出现1、3、5级中断请求，试在下面所给坐标2级0 1 1 0 0 图中画出CPU运行程序的轨迹，并要求在图中将t2 毕的时刻标示出来。 3级0 0 1 0 0 解答： 4级0 1 1 1 1（1） 见右表 5级0 1 1 0 1 （ 2 ） 见下图 CPU 运行程序
5级 4级 3级 2级 1级 主程序1级处理完 t1时刻： 2、4级同时t2时刻：4级处理完5级处理完2级处理完3级处理完时间T 请求1、3、5级同时请求 第六题答图 CPU运行程序的轨迹及时间点标注
4
…………… 八、（12分）通过本课程的学习，你已经了解了一般单处理器计算机系统（10分）某机共有52个微操作控制信号，构成5个相斥类的微命令组， 七、的硬件构成，尤其是CPU的组成和结构。请回答以下问题： 各组分别包含5、8、2、15、22个微命令。已知可判定的外部条件有两个，（1）列出CPU中各主要组成部件的名称。 微指令字长28位。 （1）若微指令采用水平型并且后续微指令地址的形成采用下址字段法，（2）用单总线合理连接上述部件及主存储器，要求画出连接图并在图 中用箭头表明数据流动的方向。 试设计符合题目要求的微指令格式。 （3）描述在该图中进行“取指令”的数据通路，假设待取指令的地址 （2）指出该机控制存储器的容量是多少位（bit）。 解答： 已在PC中。 （1） 微指令格式如下： 解答： （1） ALU：算术逻辑运算单元—进行运算，核心部件 通用寄存器组 3 4245P字段下址字段 PC：程序计数器 IR：指令寄存器 2位28-18-2=8位微命令字段（控制字段）： 3+4+2+4+5=18位PSWR：程序状态字寄存器 MAR：内存地址寄存器 （2） 该机的控存容量为： MARBUSMDR：内存数据寄存器 28×28=7168位 BUS→MAR暂存器和移位器 LT→BUS M时序信号产生部件 LT MDR→BUSALU→LT微操作信号产生部件 MDR ADD ALU1→C0总线部件 BUS→MDR LA BUS→IRIRBUS→LA（2） 一种连接如左图所示 Rs→BUS （3） 取指令的数据通路：（PC）→BUS→MAR→读M→MDR→BUS译码器R0 →IR BUS→RsR1微操作RD→BUS┇ 控制单元┇控制R7 BUS→RD信号 时序部件 PC→BUS PC BUS→PC … 5
