实验5 十进制加法计数器设计

实验5 十进制加法计数器设计

【实验目的】

1. 了解触发器的设计过程

2. 掌握D触发器与JK触发器芯片外围特性

3. 掌握D触发器与JK触发器的工作过程。

4. 掌握无源晶振电路设计。

【实验内容】

1. 绘制无源晶振电路

2. 绘制脉冲控制下单个触发器工作电路

3. 在面包板上实现D触发器与JK触发器工作电路。

【实验器件】

1．十进制计数器74HC160一片，其引脚特性如图5-1所示。

1

图5-1 十进制计数器74HC160芯片封装图

1）MR=0，计数器清零。

2）MR=1,PE=0,装入初始值。

3）MR=1,PE=1，CET=CEP=1，计数

4）MR=1,PE=1，CET或CEP至少一个为0，计数值保持不变，这里，可以把CET设为1，CEP用开关控制。

2．七段译码器74LS48一片，其引脚特性如图5-2所示。

2

图5-2七段译码器74LS48芯片封装图

3．8字数码管1片，其引脚特性如图5-3所示

图5-3 8字数码管芯片封装图

4．12个10k的电阻和8个发光二极管，一个8路开关，5v电源，面包板一块，导线若干条。

5．晶振电路与CD4060

【实验步骤】

3

1．在Cadence中绘制如图5-4所示的原理图

图5-4 十进制计数电路图

3.在面包板上实现该电路

根据实验器件的芯片引脚图在面包板上实现图2-2所示的电路。

4