CADENCE原理图与PCB设计说明
内部资料请勿外传
CADENCE原理图与PCB设计说明（第1版）
⽬录⽬录序⾔ (1)
第⼀章系统简介 (2)1.1 系统组成 (2)1.1.1 库 (2)1.1.2 原理图输⼊ (2)
1.1.3 设计转换和修改管理 (2)1.1.4 物理设计与加⼯数据的⽣成 (3)1.1.5 ⾼速PCB规划设计环境 (3)1.2 Cadence设计流程 (3)第⼆章Cadence安装 (4)2.1安装步骤 (4)2.2 LICENSE设置 (7)2.3 库映射 (7)
2.4 修改cds.lib⽂件，设置原理图库： (8)2.5 编辑ENV⽂件，设置PCB库： (9)第三章CADENCE库管理 (11)3.1 中兴EDA库管理系统 (11)3.2 CADENCE库结构 (13)
3.2.1 原理图（Concept HDL）库结构： (13)3.2.2 PCB库结构： (13)第四章项⽬管理器 (15)4.1 项⽬管理的概念 (15)4.2 创建或打开⼀个项⽬ (15)4.3 原理图库的添加： (16)4.4 填写设计（Design）名称 (17)4.5 增加新的Design(设计) (18)- I -CADENCE原理图与PCB设计说明4.6 项⽬的⽬录结构 (18)第五章原理图设计 (20)5.1 图纸版⾯设置 (20)5.1.1 图纸统⼀格式设置 (20)
5.1.2 栅格设置 (22)
5.2Concept-HDL的启动 (23)5.3添加元件 (24)
5.3.1 逻辑⽅式添加器件 (24)5.3.2 物理⽅式添加器件 (25)5.4画线 (26)5.4.1 Draw⽅式 (26)5.4.2 Route⽅式 (27)5.5 添加信号名 (27)5.6 画总线 (28)5.7 信号名命名规则 (29)5.8 元件位号 (31)
5.8.1 元件位号⼿⼯标注 (31)5.8.2 元件位号的⾃动标注 (32)5.8.3 元件位号的⾃动排序 (33)5.9 Cadence属性 (34)5.10 组操作 (36)5.10.1 组定义: (36)5.10.2 组命名 (36)5.10.3 组操作 (37)5.11 常⽤命令 (38)5.11.1 常⽤的快捷键 (38)5.11.2 检查连接关系 (39)5.11.3 点画命令 (39)5.11.4 查找元件和⽹络 (39)
5.11.5 两个不同⽹络名的⽹络连接的⽅法 (40)5.11.6 错误检查 (40)
5.11.7 检查Cadence原理图单个⽹络名 (40)- II -⽬录
5.11.8 对隐藏了电源和地腿的器件定义电源和地信号 (41)5.12 增加新的原理图页 (41)5.13 原理图多页⾯操作 (42)
5.14 信号的页区位置交叉标注（Cross Reference） (42)5.14.1 信号的页区位置交叉标注（Cross Reference）的作⽤ (42)5.14.2 交叉标注需注意的⼏点： (43)
5.14.3 信号的交叉标注（Cross Refrence）的⽅法 (43)5.14.4 层次设计中出模块信号的交叉标注 (43)5.14.5 出页信号的交叉标注的要求 (44)5.15 在不同的project下实现原理图拷贝 (44)5.16 打印图纸 (47)
5.17 ⾃动⽣成料单 (48)5.18 原理图归档 (50)5.19 原理图评审 (51)第六章从原理图到PCB (52)6.1从原理图到PCB的实现 (52)6.1 .1 原理图到PCB的转换过程： (52)第七章PCB设计 (55)7.1 导⼊数据 (55)7.2 Allegro⽤户界⾯ (55)7.2.1 控制⾯板的作⽤ (56)7.2.2 ⼯具栏的显⽰ (57)7.3 Layout准备 (58)
7.3.1 创建PCB图的物理外形 (58)7.3.1.2 在Allegro界⾯下创建板外框： (61)7.3.2 设置板图尺⼨参数 (62)7.3.3 设置版图的栅格值： (63)7.3.4 设置板图选项 (63)7.3.5 设置PCB板的叠层 ()7.3.6 设置约束条件 (65)7.3.6.1 设置板的缺省间距： (65)- III -CADENCE原理图与PCB设计说明7.3.6.2 设置扩展的距离规则 (66)7.3.6.3 设置扩展的物理规则 (69)7.3.6.4 编辑属性 (69)7.3.7 可视性和颜⾊设置 (70)7.4 PCB布局 (70)7.5 PCB布线： (73)7.6 添加过孔和替换过孔 (74)7.6.1 添加过孔 (74)7.6.2 替换过孔 (75)7.7 优化⾛线 (76)7.8 覆铜处理 (77)7.8.1 阴版覆铜 (77)7.8.2 阳版覆铜 (78)7.9 分割电源平⾯ (80)7.10 位号标注 (83)7.11 加测试点 (83)7.12 DRC检查 (83)7.13 ⽣成报告⽂件 (84)7.14 V ALOR检查 (85)
7.15 ⽣成光绘⽂件和钻孔⽂件 (85)
7.15.1 ⽣成光圈⽂件（art-aper.txt），即D码表 (85)7.15.2 ⽣成钻孔⽂件 (86)7.15.3 ⽣成光绘⽂件 (86)
7.15.3.1 在Artwork中加⼊所需的层 (86)7.15.3.2 ⽣成光绘⽂件 (90)7.16 PCB评审 (93)
第⼋章公司的PCB设计规范 (94)- IV -序⾔序⾔
Cadence软件是我们公司统⼀使⽤的原理图设计、PCB设计、⾼速仿真的EDA⼯具。本篇设计说明针对硬件开发⼈员需要使⽤的原理图及PCB设计进⾏全⾯的阐述，是⼀个⼊门级的教材。通过这篇设计说明旨在让新进员⼯能掌握CADENCE的基本使⽤⽅法，能独⽴进⾏原理图及PCB的设计，并对公司的PCB流程有全⾯的了解。- 1 -CADENCE原理图与PCB设计说明- 2 - 第⼀章系统简介1.1 系统组成
Cadence软件是⼀个功能强⼤的系统⼯具，包括很多功能模块，如原理图输⼊；数字、模拟及混合电路仿真；FPGA可编程逻辑器件设计；⾃动布局、布线；印刷电路板图及⽣产制造数据输出；MCM电路版图设计；以及针对⾼速PCB板MCM电路的信号完整性分析等，从前到后提供了完整的输⼊、分析、版图编辑和制造的全线EDA辅助设计⼯具。我们这⾥只说明与原理图及PCB设计有关的内容，对于其它功能，可以以后学习和提⾼。
Cadence板级设计范畴，主要由以下⼏部份组成：1.1.1 库
所有的EDA软件都离不开库的⽀持，库的丰富程度在⼀定程度上决定着EDA⼯具的实⽤性。Cadence板级设计的库按调⽤它的软件⼯具可分为四类：
原理图库：Concept HDL调⽤
信噪库：SPECCTRAQuest⼯具调⽤。逻辑功能库：V erilog －XL⼯具调⽤物理库：Allegro⼯具调⽤。1.1.2 原理图输⼊
在Cadence板级设计中的原理图输⼊⼯具为Concept-HDL，它可以灵活⾼效地将原理图送⼊计算机，并⽣成后继⼯具能够处理的数据。1.1.3 设计转换和修改管理
它实际是原理图与PCB之间的⼀个纽带，负责将原理图中所表述的器件连接关系及元件封装说明翻译成PCB所能接受的格式，并将PCB信息反馈到原理图中，以保证原理图与PCB的同步。这种由前到后和由后到前的设计数据的转换都是由这⼀环境完成的。第⼀章系统简介
1.1.4 物理设计与加⼯数据的⽣成
这⼀环境主要完成PCB图的设计（包括布局、布线）和⽣成后继制造与加⼯PCB板所需的各种数据⽂件。1.1.5 ⾼速PCB规划设计环境
在该环境中可以对PCB图进⾏信号完整性分析等⾼速仿真，并将分析结果传递到Concept和Allegro，从不断修改和完善PCB图。这⼀⼯具在信号频率较⾼的PCB设计中尤为有⽤。1.2 Cadence设计流程
Cadence的原理图与PCB设计流程包括Project的⽣成、库的管理、输⼊原理图、⽣成⽹表、仿真分析、布局、布线和输出⽣产制造⽂档。流程如下：
1、使⽤Project Manager建⽴及管理Project。
2、使⽤Concept HDL输⼊原理图。
3、使⽤SPECCTRAQuest signal explorer (SigXP)仿真分析并完成预布局。4、设计转换和修改管理
5、使⽤Allegro/SPECCTRA布局、布线。6、使⽤Allegro⽣成⽣产制造⽂档。
下图显⽰了使⽤Cadence PCB设计⼯具创建并完成⼀个PCB设计的过程：
- 3 -CADENCE原理图与PCB设计说明第⼆章Cadence安装2.1安装步骤
查找系统所在的计算机，
在安装⽬录下有DISK1，选SETUP开始安装：
按确定：NEXTYES
- 4 -第⼆章Cadence安装选Network licensing
按Next
- 5 -CADENCE原理图与PCB设计说明按Next
按确定按NEXT按YES按确定
选PX3700、VT1000、PX3100（这三个模块就是板级设计模块）。同时可点选Browse改变⽬录。然后，按NEXT开始安装。- 6 -第⼆章Cadence安装2.2 LICENSE设置
因为安装好的Cadence的LICENSE⽂件放在服务器上，所以需要将环境变量进⾏修改：打开控制⾯板-------系统--------⾼级-------环境变量------新建
按下图填写即可，变量值要根据LICENSE⽂件所在的位置进⾏修改：
2.3 库映射
公司实⾏统⼀的EDA库管理，EDA库都放在公司服务器上，当在本机运⾏Cadence时，需要将服务器上的EDA库映射到本机的虚拟盘上。映射驱动器Z到EDA库所在的⽂件夹，该⽂件夹为\\10.12.18.61\\zte.lib，要求映射驱动器名要统⼀为Z。映射后如下图所⽰：- 7 -CADENCE 原理图与PCB 设计说明
- 8 -2.4 修改cds.lib ⽂件，设置原理图库：
Cadence 中的cds.lib ⽂件是⼀个原理图库索引⽂件，它是⼀个⽂本⽂件，允许你编辑修改。该⽂件的每⼀⾏都由DEFINE 或INCLUDE 关键词定义了⼀个元件库的索引指针，其中DEFINE 定义了⼀个单⼀的元件库索引，⽽INCLUDE 则定义了另⼀个库索引⽂件(cds.lib)的包含。
当安装好Cadence 后，为了索引原理图库，需要修改系统的cds.lib ⽂件，进⼊以下路径： $:\\CADENCE\\PSD_14.2\\SHARE\\CDSSETUP\\，打开未修改的CDS.LIB 如下：- 9 -第⼆章 Cadence 安装
将之编辑如下图，其中“SOFTINCLUDE Z ：\\Conceptlib\\cds.lib ”，表⽰包含了Z 盘Concept ⽬录下的cds.lib ，然后通过它进⼀步引⽤所提供的所有原理图库。
保存退出，原理图库设置完成。2.5 编辑ENV ⽂件，设置PCB 库：
ENV ⽂件中设置了PCB 焊盘和封装库的路径，在$:\\CADENCE\\PSD_14.2\\SHARE\\PCB\\TEXT 下打开ENV ⽂件进⾏编辑，将PAD\\PSM 路径编辑成如下红⾊字体所⽰：
CADENCE原理图与PCB设计说明
保存退出，PCB库设置完成。- 10 -第三章CADENCE库管理第三章CADENCE库管理3.1 中兴EDA库管理系统
公司的EDA库实⾏统⼀管理，所有EDA库（包括原理图库、封装库、VPL库、IBIS模型库）都要统⼀到⼯艺平台进⾏管理，通过流程建好的库都统⼀放在公司服务器上，⼀般不允许设计⼈员私⾃在本机建库。第三章已讲述了怎样将服务器上的库引⽤到本机的Cadence的设计环境中。所有的EDA库申请、建库、审核等均要通过STEP2000系统来执⾏。流程如下：（具体流程请参照STEP2000V4.0⽤户操作⼿册----⼯艺管理）。- 11 -CADENCE原理图与PCB设计说明EDA/VPL建库流程图
第三章CADENCE库管理3.2 CADENCE库结构3.2.1 原理图（Concept HDL）库结构：
Cadence的每个元件原理图库都⽤⼏个⽂件来描述，就是有多个View，View就是对器件从各个⽅⾯进⾏描述，系统默认的名字有sym_1、
entity、chips、part_table等。Sym_1存放的⽂件⽤来描述元件符号；entity存放的⽂件⽤来描述⽂件端⼝的⾼层语⾔描述；chips⽬录的⽂件是对元件物理封装的说明和层次的描述；Part_table下存放的元件的附加属性，⽤于构造企业特定元件，建⽴和企业ERP系统的接⼝。在Z盘打开⼀个具体的元件，可看到以下画⾯，可看出这个元件下就包括了上述的这四个⽂件：
3.2.2 PCB库结构：
Cadence的PCB库包括两个部份：焊盘和封装图形库，下图中pads⽂件夹中放焊盘库，symbols ⽂件夹中放封装图形库，路径由ENV⽂件指定。- 13 -
