第ｌ３卷第２期 ２Ｏ０２年６月 中原工学院学报 Ｊｏｌ瓜ＮＡＬ ＯＦ ＺＩ－ＩＯＮＧＹＵＡＮ ＩＮＳＴＩＴＵＴＥ ＯＦ ＴＥＣＨＮＯＬＯＧＹ Ｖｏｌ。１３ Ｎｏ．２ Ｊｕｎｅ，２Ｏ０２ 文章编号：１６７１—６９Ｏ６（２００ ）０２一（￣７０－０３ 采用ＶＨＤＬ设计数字电路的优化方法 董秀洁，高 辉，张丽娜 （中原工学院电气工程系，河南郑州４５０００７） 摘要： 阐述了ＶＨＤＬ语言的特点及设计流程，列举实例并给出ＶＨＤＬ语言的优化设计方法 关键词：ＶＨＤＬ；优化设计；ＥＤＡ 文献标识码： Ａ 中图分类号：ＴＮ４９２ ９０年代以来，可编程逻辑器件（ＦＰＧ ＣＰＬＤ）得到 编语言，如Ｃ语言．但应注意的是ＶＨＤＬ毕竟描述的是 硬件，它包含许多硬件特有的结构． 飞速发展，正向高集成度、高速度、大容量、低电压、低 功耗不断迈进，由于它具有在系统可编程（ＩＳＰ）／在线 路从配置（ＩＣＲ）技术，使得ＣＰＬＤ／ＦＰＧＡ具有开发周期 短、设计方案变更容易、无风险投资等优点 ｌ】．同时’ ＦＰＧＭＣＰＬＤ器件的开发工具也在不断发展，就开发工 ２ ＶＨＤＬ的设计步骤 一个实际系统的设计 ］，一般分成两步，其一是系 统逻辑设计和仿真验证；其二是综合生成系统，如印刷 电路板的布局、布线、版图设计等，得出最终的版图设 计．利用ＶＨＤＬ对系统设计时，设计者首先要以ＶＨＤＬ 具来说大多都支持Ｇｒａｐｈｉｃ Ｅｄｉｔｏｒ和Ｔｅｘｔ Ｅｄｉｔｏｒ，目前对 于Ｔｅｘｔ Ｅｄｉｔｏｒ用的较多的是ＶⅧ）Ｌ（Ｖｅｒｙ Ｈｉｇｈ Ｓｐｅｅｄ Ｉｎ． ｔｅｒｇｒａｔｅｄ Ｃｉｒｅｉｔ Ｈａｒｄｗａｒｅ Ｄｅｓｃｒｉｐｔｉｏｎ Ｌａｎｇｕａｇｅ），它是硬件 系统设计的标准语言，用编程的方式对电路系统进行 语言描述设计项目，通过先进的仿真工具对源文件进 行编译、仿真，对于仿真一般进行行为仿真、ＲＴＬ级仿 真和门级仿真，每级达到的仿真是不一样的，一般前两 种为功能仿真，后一种为时序仿真．此过程的验证、纠 错，有利于早期发现设计方案中的错误，避免风险，项 行为或结构的描述和定义，遵循的标准为ＩＥＥＥ．１１６４ 和ＩＥＥＥ１０７６，使硬件电路软件化． 本文通过简单的ＶＨＤＬ实例的分析，给出用ＶＨＤＬ 语言优化设计的技巧． 目仿真验证之后，还将ＶＨＤＬ设计进行综合，ＶＨＤＬ综 合工具利用所提供的工艺库，以面积、功耗、速度等为 目标进行优化，将电路映射为选定工艺的网表，得到门 级，接下来是项目设计的实现，即转化成硬件电路．逻 １ ＶＨＤＬ的设计特点 ＶＨＩ）Ｌ语言的描述能力极强，覆盖了逻辑设计的 诸多领域和层次，并支持众多的硬件模型，设计者的原 始描述是非常简练的硬件描述，经过ＥＤＡ工具综合处 辑综合过程可用图１示意．值得注意的是，ＶＨＩ）Ｌ语言 理，最终生成付诸生产的电路描述或版图参数描述的 工艺文件．ＶＨＤＬ语言具有良好的可读性，是一种集设 计、模拟、综合为一体的标准硬件描述语言，它不需要 首先选择具体的器件．另外，ＶＨＤＬ语言的可移植性很 强，还可重复利用他人的ＩＩ）模块（具有知识产权的功 能模块），使许多设计不必每个都从头开始，只要在更 高的层次上把ＩＩ）模块利用起来就行了．ＶＨＤＬ就如同 高级语言，ＶＨＤＬ在语法和风格上类似于现代高级汇 收稿日期：２Ｏ０２—０３—１１ 作者简介：董秀洁（１９５７一），女，山东潍坊人，副教授 厂—］ ｌ门级网ｌＩ络表 Ｉ１ ．．．．．．．．．．．．－＿Ｊ 图１逻辑综合过程 第２期 董秀洁等：采用ＶＨＤＬ设计数主皇堕 ｄｆｆｘ：ｄｆｆｐｏｒｔ ｍａｐ（ｘ（ｉ），ｃｌｋ，ｘ（ｉ＋１））； ｅｎｄ ｇｅｎｅｒａｔｅ； ： ： 设计的最终实现，取决于针对目标器件的编程，工具不 同，导致综合的质量也不同．在项目设计完成后，一般 还要进行故障、延时等分析，确保系统设计万无一失． ｑ＜＝ｘ（４）； ｅｎｄ ｂｅｈａｖｅ； ３优化设计方法 ３．１优化设计实例 例２： ｌｉｂｒａｒｙ ｉｅｅｅ； ｕｓｅ ｉｅｅｅ．ｓｔｄ在对电路进行设计时，要充分利用ＶＨＤＬ所具有 ｌｏｇｉｃ一１１６４．ａｌｌ； 的丰富的描述语句，对同一个电路可用不同的语句实 现，从中选择最优设计方案．然而，有许多设计者认为， 用ＶＨＤＬ语言进行设计的系统，一定会比用原理图描 述设计的要好，事实并非如此，笔者在实践中发现，用 ｅｎｔｉｙ ｓｔｈｉｆｔｌ ｉｓ ｏｇｉｃ； ｏｒｐｔ（ｄ，ｃｌｋ；ｉｎ ｓｔｄｌｑｏｕｔ：ｂｕｆｆｅｒ ｓｔｄｅｎｄ ｓｈｉｆｔ； ｌｏｇｉｃ—ｖｅｃｔｏｒ（３ ｄｏｗｎｔｏ ０））； ＶＨＤＬ设计时，若语句、结构使用不同，其结果会有很 大的差异．下面的例子就是用不同的结构描述方式对 ａｒｃｈｉｔｅｃｔｕｒｅ ｂｅｈａｖｅ ｏｆ ｓｈｉｆｔｌ ｉｓ ｅｇｂｉｎ 简单四位移位寄存器电路进行的设计． 例１ ｌｉｂｒａｒｙ ｉｅｅｅ； ｕｓｅ ｉｅｅｅ．ｓｔｄｌｏｇｉｃ１１６４．ａｌｌ； ｐｒｏｃｅｓｓ（ｄｋ） ｅｇｂｉｎ ｉｆ（ｃｌｋ’ｅｖｅｎｔ ａｎｄ ｃｌｋ＝”１”、ｔｈｅｎ 一ｑｏｕｔ＜＝ｄ＆ｑｏｕｔ（３ ｄｏｗｎｔｏ １）； ｅｎｄ ｉｆ； ｅｎｄ ｐｒｏａｅｓｓ； ｅｎｄ ｂｅｈａｖｅ； ｅｎｔｉｔｙ ｓｈｉｆｔ ｉｓ ｐｏｒｔ（ｄ，ｃｌｋ；ｉｎ ｓｔｄｌｏｇｉｃ； ｑ：ｏｕｔ ｓｔｄｅｎｄ ｓｈｉｆｔ； —ｌｏｇｉｃ）； 例１采用的是行为描述方式设计的，其仿真波形 如图２所示．从形式上看，该描述方式语句较简练，从 ａｒｃｈｉｔｅｃｔｕｒｅ ｂｅｈａｖｅ ｏｆ ｓｈｉｆｔ ｉｓ； ｃｏｍｐｏｎｅｎｔ ｄｆｆｉｓ ｏｒｔｐ（ｄ，ｃｌｋ：ｉｎ ｓｔｄ—ｌｏｇｉｃ； ｑ：ｏｕｔ ｓｔｄ—仿真波形可看出时延较大．另外采用行为描述方式还 会给综合工具提供很大的冗余．例２采用结构描述方 式，虽所用语句比例１要稍复杂些，但它最能反映一个 设计硬件方面的特征，且综合后的电路规模比行为描 述方式要少，其中，Ｐｅａｋ ｍｅｍｏｒｙ ａｌｌｏｃａｔｅｄ ｄｕｒｉｙｒ ｃｏｍｐｉｔａ． ｌｏｇｉｃ）； ｅｎｄ ｃｏｍｐｏｎｅｎｔ； ｓｉｇｎａｌ Ｘ：ｓｔｄ—ｌｏｇｉｃ—ｖｅｃｔｏｒ（４ ｄｏｗｎｔｏ ０）； ｅｇｂｉｎ ｔｉｏｎ＝９ ９４２ ｋ，而在例１中显示的是１１ ３１８ ｋ．另外，延 时减少了２０％．由此可知，要实现电路的优化设计，合 理选择ＶＨＤＬ语言的描述方式是至关重要的． ｘ（Ｏ）＜＝ｄ； ｒｅｇｉｓｔｅｒｌ；ｆｏｒ ｉ ｉｎ ０ ｔｏ ３ ｇｅｎｅｒａｔｅ ＭＡＸ＋Ｐｌｕｓ ＩＩ ９．２１ Ｆｉｌｅ：Ｄ：＇，ＳＨＩＦＩ＇Ｉ ＳＣＦ 图２行为描述的四位移位寄存器仿真波形 ３．２优化设计方法 们各有其特点，设计者应视项目的大小、项目对速度、 面积、延时等要求合理选用．另外，在设计中灵活运用 子程序语句、包集合、库及配置语句和元件例化语句， 是项目优化设计的关键． 笔者在用ＶＨＤＬ对电路进行设计的实践中，总结 出了如下优化设计的方法： （１）合理选用描述方法．在ＶＨＤＬ设计中常见的 描述方法有３种，即Ｎｅｔｌｉｓｔ、Ｅｑｕａｔｉｏｎ、Ｂｅｈａｖｉｏｒ，有时也 （２）综合技巧．在项目设计过程中，应将系统设计 （下转第７６页） 将它们称之为：Ｓｔｒｕｃｔｕｒａｌ、Ｄａｔｅ Ｆｌｏｗ、Ｂｅｈａｖｉｏｒｄ描述．它 ・７６・ 中原工学院学报 ２００２年第１３卷 面、虚拟界面等等新兴技术支持下的人机交互技术． ＣＡＴＤ技术将使纺织品设计朝着优化设计、多元 化、一体化的方向发展，使其与服装等最终产品的一致 性更加自然协调，设计的表现手法将更为先进、有效． 随着信息技术的进一步发展，纺织品设计模式在信息 化的基础上，必然朝着数字化、集成化、网络化、智能化 的方向发展． 参考文献： ［１］Ｒｏｂｅｒｔ Ｈ Ｓ．Ｃｏｍｐｕｔａｔｉｏｎａｌ ｍｏｄｅｌ ｆｏｒ ｃｏｎｃｅｐｔｕａｌ ｄｅｓｉｇｎ ｂａｓｅｄ ｏｎ ｅｘｔｅｎｄｅｄｆｌｍｃｔｉｏｎ ｌｏｇｉｃ￣Ｊｊ Ａｎａｌｙｓｉｓ ａｎｄＭａｎｕｆａｃｔｕｒｉｎｇ，１９９６，（１０）：２５５—２７４． ［２］ 钱晓明，王宇，胡列平．基于电子商务的产品数据库管理［Ｊ］．ＣＡＤ／ＣＡＭ计算机辅助设计与制造，２００１，（２）：９—１２． ［３］ 潘云鹤，孙守迁，包恩伟．计算机辅助工业设计发展状况与趋势［Ｊ］．计算机辅助设计与图形学学报，１９９９，５（１１）：２４８—２５０ ［４］ Ａｈ陷ｈａｆｎ Ｓｂｅｒｓｃｈａｔｚ｝ｌｅｎｒｙ Ｆ．Ｋｏａｌａ ｓ．Ｓｕｄａｒｓｈａｎ．ＤａｔａＢａｓｅ Ｓｙｓｔｅｍ Ｃｏｎｃｅｐｔｓ［Ｍ］．Ｂｅｉｊｉｎｇ Ｃｈｉｎａ Ｍａｃｈｉｎｅ Ｐｒｅｓｓ，２０００，（２）：４８３—５０２． ［５］ 陈文伟．智能决策技术［Ｍ］．北京：电子工业出版社，１９９８ ［６］ 愈杰，耿卫东，潘云鹤．面向产品创新设计的ＣＡＤ方法综述［ＪＩ＿计算机辅助设计与图形学学报，１９９９，１１（２）：１８５—１８８． Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｔｅｘｔｉｌｅ Ｄｅｓｉｇｎ Ｔｅｃｈｎｏｌｏｇｙ ＨＡＮ Ｌｉｎｇ，ＬＩＵ Ｒａｎｇ—ｔｏｎｇ （Ｘｉ’ａｎ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｓｃｉｅｎｃｅ＆Ｔｅｃｈｎｏｌｏｇｙ，Ｘｉ’ａｎ ７１００４８，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ：Ｔｈｉｓ ｐａｐｅｒ ｄｅｓｃｒｉｂｅｓ ｔｌ１ｅ ｃｏｎｎｏｔａｔｉｏｎ ｏｆ ｃｏｍｐｕｔｅｒ ａｉｄｅｄ ｔｅｘｔｉｌｅ ｄｅｓｉｇｎ ａｔ ｆｉｒｓｔ．Ｔｈｅｎ．ｉｔ ｓｕｍｍａｒｉｚｅｓ ｔｈｅ ｃｕｒ— ｒｅｎｔ ｒｅｓｅａｒｃｈ ｓｉｔｕａｔｉｏｎ ｏｆ ｃｏｍｐｕｔｅｒ ａｉｄｅｄ ｔｅｘｔｉｌｅ ｄｅｓｉｎ ｔｅｃｈｎｏｌｏｇｇｙ ｆｒｏｍ ｔｈｒｅｅ ａｓｐｅｃｔｓ．Ａｔ ｔｈｅ ｓａｌＴｌｅ ｔｉｍｅ，ｔｈｉｓ ｐａｐｅｒ ｐｏｉｎｔｓ ｏｕｔ ｔｈｅ ｋｅｙ ｔｅｃｈｎｏｌｏｇｙ ｉｎ ｔｈｅ ｉｆｅｌｄ ｏｆ ｃｏｍｐｕｔｅｒ ｉａｄｅｄ ｔｅｘｔｉｌｅ ｄｅｓｉｎ ｇｂｙ ｃｏｍｐａｉｒｓｏｎ ｔｏ ｏｈｔｅｒ ｃｏｍｐｕｔｅｒ ｉａｄｅｄ ｄｅｓｉｎ，ｗｈｉｇｃｈ ｎｅｅｄ ｔｏ ｂｅ ｓｏｌｖｅｄ．Ｆｉｎａｌｌｙ，ｔｈｅ ｄｅｖｅｌｏｐｉｎｇ ｔｒｅｎｄ ｏｆ ｃｏｍｐｕｔｅｒ ｉｄｅｄ ｔａｅｘｔｉｌｅ ｄｅｓｉｎ ｔｇｅｃｈｎｏｌｏｇｙ ｉｓ ａｎａｌｙｚｅｄ． Ｋｅｙ ｗｏｒｄｓ： ＣＡＤ；ＣＡＴＤ；ａｒｔｉｉｃｉａｌ ｉｆｎｔｅｌｌｉｇｅｎｃｅ （上接第７ｌ页） 规划为多个层次，分多个ＶＨＤＬ模块分别进行仿真、综 合，以便在项目中方便调用．另外，在ＣＰＬＤ／ＦＰＧＡ的设 计中速度和面积是一对矛盾，在这方面要合理解决，并 应视项目的要求折衷考虑． （３）合理选择器件．一个好的设计，不仅在于软件 案，这样才能充分利用现有逻辑资源把握对设计过程 的控制能力，才能充分利用ＣＰＬＤ／ＦＰＧＡ器件，降低成 本，才能使设计最优化．另外，值得注意是：ＦＰＧＡ采用 的是ＲＡＭ技术 Ｊ，输入的配置文件掉电会丢失，在实 际使用时，常需一片ＰＲＯＭ（或ＥＰＲＯＭ）来专门存放配 置文件，每次系统上电时，ＦＰＧＡ先从ＰＲＯＭ（或 ＥＰＲＯＭ）读入配置文件，由于ＰＲＯＭ和ＥＰＲＯＭ的保密 的优化，同时还包括硬件设计的优化．目前，ＣＰＬＤ／ＦＰ． ＧＡ规模种类繁多，其工艺特点和开发工具也各有不 同，因此，在项目设计之前，必须了解你所选用器件的 工艺特点、规模大小、性能指标和开发工具，针对具体 问题进行多种方案设计，经仿真、综合后，选出最佳方 性差，知识产权会被偷窃，所以，应将ＣＰＬＤ与ＦＰＧＡ混 合使用，将部分内容以肛Ｄ的格式写入ＣＰＬＤ，这样就 兼有了ＦＰＧＡ容量大和ＣＰＬＤ保密性强优点． 参考文献： ［１］ 忠业．ＰＬＤ技术的发展与展望［Ｊ］．电子产品世界，２００１，（６）：１６—１７ ［２］ 朱如琪．在系统可编程技术实践教程［ｎ］．北京：科学出版社，２００１． ［３］．王退．ＥＤＡ技术的应用［ｊ］．煤炭科学技术．１９９９，（７）：４９—５１． Ｏｐｔｉｍｕｍ Ｄｅｓｉｇｎ ｉｎ ｔｈｅ Ｃｉｒｃｕｉｔ Ｕｓｉｎｇ ＶＨＤＬ ＤＯＮＧ Ｘｉｕ．ｊｉｅ，ＧＡＯ ｈｕｉ．ＺＨＡＮＧ Ｌｉ．ｎａ （Ｅｌｅｃｔｒｉｃｉｔｙ Ｅｎｇｉｎｅｅｒｉｎｇ Ｄｅｐｔ．，Ｚｈｏｎｇｙｕａｎ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｔｅｃｈｎｏｌｏｇｙ，Ｚｈｅｎｇｚｈｏｕ ４５０００７，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ： Ｉｎ ｔｈｉｓ ｐａｐｅｒ ＶＨＤＬ’Ｓ ｃｈａｒａｃｔｅｒｓ ａｎｄ ｔｅｃｈｎｏｌｏｇｉｃａｌ ｐｒｏｃｅｓｓ ｏｆ ｔｈｅ ｄｅｓｉｎ ａｒｅ ｉｎｔｒｏｄｕｃｅｄａｎｄ ｅｘａｍｐｌｇｅｓ，ａｎｄ ．ｉｇｖｅｎ ＶＨＤＬ’ｓ ｔｈｅ ｗａｙ ｏｆ ｏｐｔｉｍｉｚｅ ｄｅｓｉｎ．ｇ Ｋｅｙ ｗ￣＇ｄｓ： ＶＨＤＬ；ｏｐｔｉｍｕｍ ｄｅｓｉｎ；ＥＤＡ ｇ
