(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 CN 110718539 A(43)申请公布日 2020.01.21
(21)申请号 201910500829.0(22)申请日 2019.06.11(30)优先权数据
16/032,6 2018.07.11 US
(71)申请人 新加坡商格罗方德半导体私人有限
公司
地址 新加坡城(72)发明人 蔡新树 陈学深 陈元文 岑柏湛 (74)专利代理机构 北京戈程知识产权代理有限
公司 11314
代理人 程伟 王锦阳(51)Int.Cl.
H01L 23/(2006.01)H01L 23/522(2006.01)
权利要求书2页 说明书5页 附图6页
(54)发明名称
高K金属栅极制程的金属-绝缘体-多晶硅电容器及制造方法(57)摘要
本申请涉及高K金属栅极制程的金属-绝缘体-多晶硅电容器及制造方法，提供一种在高k金属栅极(HKMG)制程中形成的具有金属-绝缘体-多晶硅(MIP)电容器的集成电路的形成方法以及该生成的装置。实施例包含装置，该装置包含金属栅极、环绕该金属栅极的侧壁而形成的高k介电层、以及邻近该高k介电层的至少一部分的虚设多晶硅栅极。该装置也包含电容器，该电容器包含作为绝缘体的该高k层，其中，该绝缘体是在作为一个电极的虚设物与作为另一个电极的该金属栅极之间。CN 110718539 ACN 110718539 A
权 利 要 求 书
1/2页
1.一种装置，包含：金属栅极；高k介电层，环绕该金属栅极的侧壁而形成；以及虚设多晶硅栅极，邻近该高k介电层的至少一部分。2.如权利要求1所述的装置，还包含电容器，该电容器包含作为绝缘体的该高k介电层。3.如权利要求2所述的装置，其中，该绝缘体在作为一个电极的该多晶硅栅极与作为另一个电极的该金属栅极之间。
4.如权利要求1所述的装置，其中，该电容器具有在5fF/μm2至15fF/μm2的范围中的电容密度。
5.如权利要求1所述的装置，其中，该虚设多晶硅栅极保留在用以形成该金属栅极的取代金属栅极制程中。
6.如权利要求1所述的装置，其中，该虚设多晶硅栅极具有与该衬底平行而为0.03μm至0.06μm的宽度。
7.如权利要求1所述的装置，其中，该金属栅极具有与该衬底平行而为0.03μm至0.06μm的宽度。
8.如权利要求1所述的装置，其中，该高k介电层具有与该衬底平行而为
至
的
宽度。
9.如权利要求1所述的装置，还包含形成在该金属栅极与该高k介电层之间的工作函数金属层。
10.如权利要求9所述的装置，其中，该工作函数金属层是形成作为该电容器的另一个电极的部件。
11.如权利要求9所述的装置，其中，该工作函数金属层具有与该衬底平行而为的宽度。
12.如权利要求1所述的装置，其中，该晶体管是形成在该衬底上。13.如权利要求1所述的装置，其中，该晶体管是形成在设置于该衬底内的浅沟槽隔离区域上。
14.如权利要求1所述的装置，其中，该晶体管是形成在互补式金属氧化物半导体装置或鳍式场效应晶体管装置中。
15.一种装置，包含：多个金属栅极，各自具有环绕其侧壁而形成的高k介电层、以及邻近该高k介电层的至少一部分的虚设多晶硅栅极；以及
多个电容器，各该电容器是形成在一对该金属栅极之间，各该电容器包含作为绝缘体的该高k介电层，其中，该绝缘体是在作为一个电极的该多晶硅栅极与作为另一个电极的该金属栅极之间。
16.一种方法，包含：
在衬底上方形成虚设多晶硅栅极；
在该虚设多晶硅栅极及该衬底上方形成层间介电质；移除该虚设多晶硅栅极的一部分，以形成沟槽；
2
至
CN 110718539 A
权 利 要 求 书
2/2页
在该沟槽中形成高k介电层；以及
在该高k介电层上方以金属填充该沟槽，以作为晶体管的金属栅极。17.如权利要求16所述的方法，其中，该高k介电层是环绕该金属栅极的侧壁而形成。18.如权利要求17所述的方法，还包含：
形成具有作为绝缘体的该高k介电层的电容器，该绝缘体在作为一个电极的剩余的该虚设多晶硅栅极与作为另一个电极的该金属栅极之间。
19.如权利要求18所述的方法，还包含：于以该金属填充该沟槽前，在该高k介电层上方形成α硅层；以及于在该高k介电层上方沉积该α硅层后退火。20.如权利要求19所述的方法，还包含：于该退火后，从该高k介电层移除该α硅层；以及于该α硅层被移除后及于以该金属填充该沟槽前，在该高k介电层上方形成工作函数金属层。
3
CN 110718539 A
说 明 书
1/5页
高K金属栅极制程的金属-绝缘体-多晶硅电容器及制造方法
技术领域
[0001]本申请是涉及一种在高k金属栅极(high-k metal gate；HKMG)制程中形成的具有金属-绝缘体-多晶硅(metal-insulator-poly；MIP)电容器的装置、以及制造该装置的方法。本申请是应用于28纳米(nm)技术节点及更先进者(beyond)。背景技术
[0002]由于其供应小面积、增加电路密度、及降低制作成本，该金属-绝缘体-金属(Metal-Insulator-Metal；MIM)电容器是射频(radio frequency；RF)集成电路中的关键被动组件。作为该MIM电容器的底板的金属线可为金属膜(例如，钛氮化物、或钛氮化物)。该MIM电容器的电容器介电层可为硅氧化物层，例如，由化学气相沉积(chemical vapor deposition；CVD)所沉积的硅氧化物层，其厚度在大约350与500埃之间。该MIM电容器的顶板可为由CVD在该硅氧化物层上方所沉积的一层硅氮化物，到达180至200埃的厚度。在此例子中，该电容密度F是大约0.6fF/μm2。希望具有增加的电容密度，例如在大约5fF/μm2至大约15fF/μm2的电容密度。
[0003]这种MIM电容器典型地需要很长的显影(development)时间，并且需要三个掩膜，用于先进节点，例如7nm节点。此外，该MIM电容器由于其在后端处的较薄绝缘体膜厚度，因此，不适用于高电压(例如，5V)应用。[0004]因此，电容器存在需求，其可维持高电压，以致能用于高频应用(特别是在形成用于形成金属-氧化物半导体(CMOS)及鳍式场效应晶体管(FinFET)装置两者的HKMG的集成方案)的高效能电容器集成性(integration)。存在需求一种制造这种要求较少处理步骤及较小时间的电容器的方法。
发明内容
[0005]本申请的一个方面是一种包含以HKMG制程形成的MIP电容器的装置。[0006]本申请的另一个方面是包含以HKMG制程形成的MIP电容器阵列的装置。[0007]本申请的另一个方面是形成装置的方法，该装置包含以HKMG制程在衬底(substrate)上方形成的MIP电容器或MIP电容器阵列。[0008]本申请的另一个方面是一种形成装置的方法，该装置包含以HKMG制程在浅沟槽隔离(shallow trench isolation；STI)区域上方形成的MIP电容器或MIP电容器阵列。[0009]本申请的额外方面及其它特征将在接下来的描述中提出，并且部分对于本领域技术人员在检视接下来会是明显的或可从本申请的实践加以学习。本申请的优点可如附加的权利要求书中所特别指出的而加以实现及获得。[0010]依据本申请，一些技术效果可部分由装置加以达成，该装置包含金属栅极、环绕该金属栅极的侧壁而形成的高k介电层、以及邻近该高k介电层的至少一部分的虚设(dummy)多晶硅栅极。
[0011]本申请的另一个方面是包含多个金属栅极的装置，各该金属栅极具有环绕其侧壁
4
CN 110718539 A
说 明 书
2/5页
而形成的高k介电层。虚设多晶硅栅极是邻近该高k介电层的至少一部分而形成。设置多个电容器，且各该电容器是形成在一对该金属栅极之间，各该电容器包含作为绝缘体的该高k介电层，其中，该绝缘体是在作为一个电极的该多晶硅栅极与作为另一个电极的该金属栅极之间。
[0012]本申请的进一步方面是方法，其包含：在衬底上方形成虚设多晶硅栅极，在该虚设多晶硅栅极及该衬底上方形成层间介电质(interlayer dielectric；ILD)，移除该虚设多晶硅栅极的一部分以形成沟槽，在该沟槽中形成高k介电层，以及在该高k介电层上方以金属填充该沟槽以作为晶体管的金属栅极。
[0013]本申请的额外方面及技术效果对于本领域技术人员从接下来的详细描述中将变得明显，其中，本申请的实施例是借由例示经深思熟虑后的最佳模式加以描述，以实行本申请。如将了解到的，本申请可为其它及不同实施例，并且它的数个细节可在各种明显方面中加以修正，所有均未脱离本申请。因此，该图式及描述在本质上应视为例示，而非。附图说明
[0014]本申请是由该伴随图式的图形中的例子、而非由条件加以例示，并且其中，相同的附图标记是指类似的元件，以及其中：[0015]图1A、图1C、图1E、图1G及图1I示意地依据范例实施例显示在RMG制程中在衬底上方形成MIP电容器的方法的循序步骤；[0016]图1B、图1D、图1F、图1H及图1J示意地依据范例实施例显示在RMG制程中在浅沟槽隔离(STI)区域上方形成MIP电容器的方法的循序步骤；
[0017]图2A示意地依据范例实施例显示MIP电容器阵列的剖面视图；以及
[0018]图2B示意地依据范例实施例显示图2A中所绘示的该MIP电容器阵列的上视图。[0019]附图标记说明[0020]111 衬底[0021]113 层间介电质(ILD)[0022]115、115’ 虚设栅极氧化物[0023]117、117’ 多晶硅/虚设栅极[0024]121 衬底[0025]123 层间介电质(ILD)[0026]125、125’ 虚设栅极氧化物[0027]127、127’ 多晶硅/虚设栅极[0028]129 浅沟槽隔离(STI)区域[0029]131 高k介电层(HK层)[0030]135 HK层[0031]137 α硅[0032]139 工作函数(WF)层[0033]143 工作函数(WF)金属[0034]145 金属栅极[0035]200 MIP电容器阵列
5
CN 110718539 A[0036][0037][0038][0039][0040][0041][0042][0043][0044][0045][0046]
说 明 书
3/5页
201 衬底203 浅沟槽隔离(STI)区域205 层间介电质(ILD)207 HK层209 WF层211 金属栅极213 虚设栅极氧化物215 多晶硅/虚设栅极217、219 导电层221、223 贯孔513 金属栅极。
具体实施方式
[0047]在接下来的描述中，为了解释的目的，提出许多特定的细节，以为了提供范例实施例的透彻了解。然而，很明显范例实施例可加以实践，而没有这些特定细节或具有等效的配置。在其它实例中，已知的结构及装置是以方块图显示，以为了避免不必要地模糊范例实施例。此外，除非另外指示，否则表示说明书及权利要求书中所使用的成分、反应条件等的数量、比例、及数值性质的所有数目是了解为在所有实例中由“大约”术语所修饰。[0048]本申请对付及解决集成电路中的MIM电容器的目前问题。该问题特别由在HKMG制程中形成MIP电容器加以解决。依据本申请的实施例的方包含形成装置，该装置包含在衬底上方形成的金属栅极、环绕该金属栅极的侧壁而形成的HK层(高k介电层)、以及包含作为绝缘体的该高k介电层的电容器，其中，该绝缘体是夹在作为一个电极的保留的虚设栅极与作为另一个电极的该金属栅极之间。[0049]仍然其它方面、特征及技术效果对于本领域技术人员从接下来的详细描述将是明显的，其中，较佳实施例是借由深思熟虑后的最佳模式的例示加以显示及描述。该申请可为其它及不同实施例，并且其数个细节可在各种明显方面加以修饰。因此，图式及描述在本质上应视为例示，而非。[0050]图1A、图1C、图1E、图1G及图1I示意地依据范例实施例显示在RMG制程中在衬底上方形成金属-绝缘体-多晶硅(MIP)电容器的方法的循序步骤。如图1A中所显示的，虚设栅极氧化物115及多晶硅/虚设117是形成在衬底111上。层间介电质(ILD)113是形成(例如，沉积)在多晶硅/虚设栅极117上方。如图1C中所例示的，过多的ILD 113借由化学机械平坦化(chemical mechanical planarization；CMP)移除。虚设栅极氧化物115’可为例如二氧化硅(SiO2)、氧化铝(Al2O3)、氧化铪(HfO2)、氮氧化硅(SiON)、硅-碳-硼-氮化物(SiCBN)、硅-碳-氮氧化物(SiCON)、碳氮化硅(SiCN)、或硼氮化硅(SiBN)。虚设多晶硅栅极117可由多晶硅形成为
[0051]
至的厚度。
依据范例实施例的虚设多晶硅栅极在晶体管的制造制程中提供，以借由自对准而定义该晶体管的栅极的空间，但在该晶体管中部分地保留环绕该栅极的侧壁。如图1E中所显示的，移除虚设栅极氧化物115的一部分及虚设多晶硅栅极117的一部件(例如，借由蚀刻)。在图1G中，高k介电层131及α硅(α-Si)133添加在具有该剩余部分的虚设栅极氧化物
6
CN 110718539 A
说 明 书
4/5页
115’及该剩余部分的多晶硅/虚设栅极117’的该结构上方。高k介电层131可包含氮化硅(SiN)、氧氮化硅(SiOxNy)、氧化铪(HfO)、氧化铪硅(HfSiO)、氧化铪铝(HfAlO)、氧化铪钽(HfTaO)。高k介电层131是环绕该多晶硅/虚设栅极117’的侧壁而形成。[0052]如图1I中所显示的，例如借由H3PO4的湿蚀刻而移除α-Si 133，而工作函数(work function；WF)层139(厚度为大约
至大约
)借由沉积而在HK层131上方形成，该HK层
131可具有大于3.9的介电常数。在一个例子中，该WF层139可为金属材料、或任何其它适合材料。金属栅极513是沉积在WF层139(该剩余部分的虚设栅极氧化物115’及该剩余部分的虚设多晶硅栅极117’在其下方)上方。该生成的MIP电容器含有HK层131作为在金属栅极513(作为厚度为
至
至
的一个电极)与该剩余部分的虚设多晶硅栅极117’(作为厚度为
至大约
)。该剩余部分的
至
WF层
的另一个电极)之间的绝缘体(厚度为大约
多晶硅/虚设栅极117’的宽度可为0.03μm至0.06μm，HK层131的宽度可为139的宽度可为从
[0053]
至且金属栅极513与衬底111平行的宽度可为0.03μm至0.06μm。垂直
于衬底111的该剩余部分的多晶硅/虚设栅极117’的厚度及该金属栅极513的厚度的范围可
至
该生成的MIP电容器具有在5fF/μm2至15fF/μm2的范围中的电容密度。
如果该金属栅极与虚设多晶硅之间的该介电质是再使用该较厚的OX(范围从100A至200A)，其在高电压装置的制程中是现有的，则这种MIP电容器可应用于高电压(例如，5V)应用。
[0054]图1B、图1D、图1F、图1H及图1J示意地依据范例实施例显示在RMG制程中在STI区域上方形成金属-绝缘体-多晶硅(MIP)电容器的方法的循序步骤。图1B、图1D、图1F、图1H及图1J相同于图1A、图1C、图1E、图1G及图1I，除了MIP电容器是形成在浅沟槽隔离(STI)区域129上方，而非在衬底121上方。如图1B中所显示的，虚设栅极氧化物125及多晶硅/虚设127是形成在衬底121上。层间介电质(ILD)123是形成(例如，沉积)在多晶硅/虚设栅极127上方。如图1D中所显示的，过多的ILD 123借由化学机械平坦化(CMP)移除。[0055]如图1F中所显示的，移除虚设栅极氧化物125的一部分及多晶硅/虚设栅极127的一部分(例如，借由蚀刻)。在图1H中，HK层135及α硅(α-Si)137是添加(例如，借由退火)在结构121(包含该剩余部分的虚设栅极氧化物125’及该剩余部分的多晶硅/虚设栅极127’在其下方)上方。如图1J中所显示的，借由化学机械平坦化移除α-Si 137，且工作函数(WF)金属143沉积在HK层135上方。金属栅极145沉积在WF层143上方(该剩余部分的虚设栅极氧化物125’及该剩余部分的多晶硅/虚设栅极127’在其下方)。该生成的MIP电容器包含HK层135作为在金属栅极145(作为一个电极)与该剩余部分的虚设多晶硅栅极127’(作为另一个电极)之间的绝缘体。
[0056]图2A示意地依据范例实施例显示MIP电容器阵列的剖面视图。MIP电容器阵列200包含配置以改进装置密度的多个MIP电容器(例如，三个)。浅沟槽隔离(STI)区域203是形成在衬底201上。层间介电质(ILD)205及三组HKMG/MIP结构是形成在浅沟槽隔离(STI)区域203上方。各个HKMG包含HK层207、WF层209、以及金属栅极211。各个MIP电容器包含金属栅极211、HK层207、以及多晶硅/虚设栅极215。虚设栅极氧化物213保持在多晶硅/虚设栅极215与STI 203之间。各个金属栅极211是借由一个或更多个贯孔221而连接至导电层217，而各
7
CN 110718539 A
说 明 书
5/5页
个多晶硅/虚设栅极215则是借由一个或更多个贯孔223而连接至导电层219。图2B示意地显示图2A中所绘示的该MIP电容器阵列的上视图。[0057]本申请的实施例可达成数个技术效果，例如，在5fF/μm2至15fF/μm2的范围中的电容密度。此外，相较于传统MIM电容器，依据本申请的实施例用于例如7nm节点的先进节点的MIP电容器需要较短显影时间及较少掩膜。此外，依据本申请的实施例的MIP电容器借由再使用高电压装置的制程中现有的厚氧化物而适合于高电压(例如，5V)应用。本申请的实施例享有各种工业应用的利用性，例如，微处理器、智能手机、移动电话、蜂巢式话机、机顶盒、DVD记录器及播放器、汽车导航、打印机及外围设备、网络及电信设备、游戏系统、以及数码相机。本申请特别适用于28nm技术节点及更先进者(beyond)。[0058]在先前的描述中，本申请是参照其特定范例实施例加以描述。然而，很明确地，可对其作出任何修饰或改变，而不致于偏离权利要求书中所提出的本申请的较广精神及范畴。因此，说明书及图式是视为例示，而非。了解到本申请可使用各种其它组合与实施例，并且可在如本文中明白表示的发明性概念的范畴内的任何改变或修饰。
8
CN 110718539 A
说 明 书 附 图
1/6页
图1A
图1B
9
CN 110718539 A
说 明 书 附 图
2/6页
图1C
图1D
10
CN 110718539 A
说 明 书 附 图
3/6页
图1E
图1F
11
CN 110718539 A
说 明 书 附 图
4/6页
图1G
图1H
12
CN 110718539 A
说 明 书 附 图
5/6页
图1I
图1J
13
CN 110718539 A
说 明 书 附 图
6/6页
图2A
图2B
14
