第 一 章 模拟信号：幅度随时间连续变化的信号。数字信号：幅度和时间都是离散的。 数字信号的表示方式：1) 采用二值数字来表示，即0、1数字。0为逻辑0，1为逻辑1； 2) 采用逻辑电平来表示，即H和L； 3) 采用数字波形来表示。 9；基数是10。用字母D表示运算规律：逢十进一，即：9＋1＝10十进制数的权展开式：D＝∑ki×10i 数码为：0～ 1；基数是2。用字母B表示运算规律：逢二进一，即：1＋1＝10。二进制数的权展开式：D＝∑ki×2i 数码为：0、 7；基数是8。用字母O表示运算规律：逢八进一，即：7＋1＝10。八进制数的权展开式：D＝∑ki×8i 数码为：0～ 9、A～F；基数是16。用字母H来表示运算规律：逢十六进一，即：F＋1＝10。 数码为：0～ 十六进制数的权展开式：D＝∑ki×16i 一、二－十转换 方法：将二进制数按权展开再相加，即可以转换为十进制数。 ＝ 1 ×23 ＋0×22 ＋1×21＋1×20＋0×2－1＋1×2－2 ＝（11.25）10 （1011.01）2 二、十－二转换 方法— 基数连除、连乘法。将整数部分和小数部分分别进行转换。整数部分---基数连除取余; 小数部分---基数连乘取整。 整数部分: 基数连除，取余数自下而上. 小数部分: 基数连乘，取整数自上而下. 三、二－十六转换 将二进制数由小数点开始，整数部分向左,小数部分向右，每4位分成一组，不够4位补零，则每组二进制数便是一 ( 1 0 1 1 1 1 0. 1 0 1 1 0 0 1 )2=(5E.B2 )16 位十六进制数。 四、十六－二转换 方法：将每位十六进制数用4位二进制数表示。 二、反码、补码和补码运算 原码：最高位作为符号位,正数为0,负数为1. 补码：最高位作为符号位,正数为0,负数为1.正数的补码和它的原码相 同;负数的补码需先将其原码数值逐位求反,然后在最低位加1. ◆作业： （1）P17 题1.4、1.5（1）、1.6（2）、1.9（1）、1.11（1）（3）、1.13（1）（4） 第二章 §2.2 逻辑代数中的三种基本运算 一、与逻辑（与运算）： 与逻辑：仅当决定事件（Y）发生的所有条件（A，B，C·）均满足时，事件（Y）才能发生。表达式为：Ｙ＝Ａ•Ｂ。 A&Y 实现与逻辑的电路称为与门。与门的逻辑符号： B 二、或逻辑（或运算） 或逻辑：当决定事件（Y）发生的各种条件中，只要有一个或多个条件具备，事件（Y）就发生。表达式：Ｙ＝Ａ+Ｂ。 A ≥1 B 实现或逻辑的电路称为或门。或门的逻辑符号： 三、非逻辑（非运算） 非逻辑：指的是逻辑的否定。当决定事件（Y）发生的条件（A）满足时，事件不发生；条件不满足，事件反而发生。 ＝A′ 表达式为：Y 实现非逻辑的电路称为非门。非门的逻辑符号： 1、与非运算：逻辑表达式为：Y(AB) 2、或非运算：逻辑表达式为：Y(AB) 3、异或运算：逻辑表达式为：YABABAB YABAB＝A⊙B 异或和同或互为反运算 4、同或运算：逻辑表达式为： 5、与或非运算：逻辑表达式为：Y(ABCD) A0AA11 0-1律： A1AA00互补律： AA1 AA0 2.基本公式 重叠律：A AA AAA 还原律（双重否定律）：(A)A 3.基本定理 (AB)CA(BC)ABBA结合律： 交换律： (AB)ABA(BC)ABAC反演律（摩根定律）： 分配律： (AB)AB ABC(AB)(AC) 二、常用公式 1. A+AB =A 2. A+A′B=A+B A′+AB=A′+B A(A′+B)=AB A′(A+B)=A′B ′=A (A+B ) (A+B′)=A 4. A(A+B )=A 3. AB+AB 5. AB+A ′C+BC =AB+A′C AB+A′C+BCD =AB+A′C ′=A·6. A·(A·B) B′ A′·(A·B) ′=A′ §2.4 逻辑代数的基本定理 一、代入定理 任何一个含有变量A的等式，如果将所有出现A的位置都用同一个逻辑函数代替，则等式仍然成立。这个规则 称为代入定理。 二、 反演定理 对于任何一个逻辑表达式Y，如果将表达式中的所有“·”换成“＋”，“＋”换成“·”，“0” 换成“1”，“1”换 成“0”，原变量换成反变量，反变量换成原变量，那么所得到的表达式就是函数Y的反函数Y′（或称补函数）。 反演定理。 这个规则称为 ◆应用反演定理应注意两点： 1、保持原来的运算优先顺序，即如果在原函数表达式中，AB之间先运算，再和其它变量进行运算， 那么非函 数的表达式中，仍然是AB之间先运算。 2、不属于单个变量上的反号应保留不变。 二、逻辑函数表示方法 常用逻辑函数的表示方法有：逻辑真值表（真值表）、逻辑函数式（逻辑式或函数式）、逻辑图、波形图、卡诺图 及硬件描述语言。它们之间可以相互转换。 ◆各种表示方法之间的相互转换 1、真值表→逻辑函数式：方法:将真值表中为1的项相加,写成 “与或式”。 2、逻辑式→真值表 ：方法:将输入变量取值的所有组合状态逐一带入逻辑式求函数值,列成表即得真值表。 3、逻辑式→逻辑图 ：方法:用图形符号代替逻辑式中的运算符号,就可以画出逻辑图. 4、逻辑图→逻辑式：方法:从输入端到输出端逐级写出每个图形符号对应的逻辑式，即得到对应的逻辑函数式. 三、逻辑函数的两种标准形式 最小项: 在n变量逻辑函数中，若m为包含n个因子的乘积项，而且这n个变量都以原变量或反变量的形式在m 中出现， 且仅出现一次，则这个乘积项m称为该函数的一个标准积项，通常称为最小项。 ABBA(AB)CA(BC) 最小项的性质: ①任意一个最小项，只有一组变量取值使其值为1。 ②任意两个不同的最小项的乘积必为0。 ③全部最小项的和必为1。 ④具有相邻性的两个最小项可以合并，并消去一对因子。 只有一个因子不同的两个最小项是具有相邻性的最小项。 ◆最大项: 在n变量逻辑函数中，若M为包含n个因子的和项，而且这n个变量都以原变量或反变量的形式在M 中出现， 且仅出现一次，则这个和项M称为该函数的一个标准和项，通常称为最大项。n个变量有2n个最大项，记作i 最大项的性质： ①在输入变量的任何取值下必有一个最大项且仅有一个最大项的值为0； ②全体最大项之积为0； ③任意两个最大项之和为1； ④只有一个变量不同的两个最大项的乘积等于各相同变量之和。 最小项与最大项的关系 ◆相同编号的最小项和最大项存在互补关系 ◆若干个最小项之和表示的表达式Y，其反函数Y′可用等同个与这些最小项相对应的最大项之积表示。 §2.6 逻辑函数的化简方法 一、公式化简法 并项法：AB+AB =A ＊ 吸收法：A+AB =A ＊消项法：AB+A C+BC =AB+A C 消因子法：A+A B=A+B ＊ 配项法：A+A =A A+A =1 例2.6.1 例2.6.2 例2.6.3 例2.6.4 例2.6.5 例2.6.6 二、卡诺图化简法 ．．．．．．．． 卡诺图的定义：将n变量的全部最小项各用一个小方块表示，并使具有逻辑相邻性的最小项在几何位置上相邻排 列，得到的图形叫做n变量最小项的卡诺图。 ◆用卡诺图表示逻辑函数： 方法一：1、把已知逻辑函数式化为最小项之和形式 2、将函数式中包含的最小项在卡诺图对应 的方格中填 1，其余方格中填 0。 方法二：根据函数式直接填卡诺图 ◆用卡诺图化简逻辑函数 化简依据：逻辑相邻性的最小项可以合并，并消去因子。化简规则：能够合并在一起的最小项是2 n 个 特别注意：卡诺图中所有的 1 都必须圈到， 不能合并的 1 必须单独画 圈。 ◆合并最小项的原则： 利用 AB+AB′=A 2个最小项合并，消去1个变量；4个最小项合并，消去2个变量；8个最小项合并，消去3个变量； … …2n个最小项合并，消去n个变量； ◆卡诺图化简法的步骤 ★ 画出变量的卡诺图; ★ 作出函数的卡诺图; ★ 画圈 ★ 写出最简与或表达式。 ◆画圈的原则： ◆ 合并个数为2n； ◆ 圈尽可能大---乘积项中含因子数最少； ◆ 圈尽可能少---乘积项个数最少； ◆ 每个圈中至少有一个最小项仅被圈过一次，以免出现多余项。 （4） ABCA(BC)BC(ABCABCABC) P58题2.2 P59表P2.3 （b） Ym(1,2,4,7,8,11,13,14) P59表P2.4 （2） Y2ABCD(BC)DAD P60题2.6 2.10 2.12 2.13 2.19 P60题2.5 图P2.9 第三章 正逻辑：高电平表示逻辑1、低电平表示逻辑0。 负逻辑：高电平表示逻辑0、低电平表示逻辑1。 3.2 半导体二极管门电路 ◆当外加电压由反向突然变为正向时，要等到PN结内部建立起足够的电荷梯度后才开始有扩散电流形成，因而正 向电流的建立稍微滞后一点。 ◆当外加电压突然由正向变为反向时，存储电荷反向电场的作用下，形成较大的反向电流。经过ts后，存储电荷显 著减少，反向电流迅速衰减并趋于稳态时的反向饱和电流 因此，影响二极管的开关时间主要是反向恢复时间，而不是开通时间。 3.3 CMOS门电路 一、MOS管的结构和工作原理 vGSvDSiD=0DSDSG DSGD B G 不论D、S间有无电压，NN NN均无法导通，不能导电。 P PSN沟道增强型 VVDSGSvGS>0时，VGS(th)称为阈值电压(开启电压 vGS足够大时（vGS>VGS(th)），形成电场G—B, SDG把衬底中的电子吸引到上表面，除复合外，剩 余的电子在上表面形成了N型层（反型层）为 D、S间的导通提供了通道。 NN可以通过改变vGS的大小来控制iD的大小 P 二、MOS管的输入、输出特性 特点：iD0 夹断区（截止区）：条件：整个沟道都夹断GSGS(th) 可变电阻区：条件：源端与漏端沟道都不夹断。 特点:(1)当vGS 为定值时,iD 是 vDS 的线性函数，管子的漏源间呈现为线性电阻，且其阻值受 vGS 控 制。恒流区：条件:(1)源端沟道未夹断 (2)漏端沟道予夹断 特点:(1)受控性： 输入电压vGS控制输出电流 2)恒流性：输出电流iD 基本上不受输出电压vDS的影响。 ★ 当vI=vGS< VGS(th)时，MOS管工作在截止区。D-S间相当于断开的开关，vO≈vDD. ★ 当vI>VGS(th)且vI继续升高时，MOS管工作在可变电阻区。MOS管导通内阻RON很小，D-S间相当于闭合 的开关,vO≈ 0。 Vgs=0时， D、S间相当于两个背靠背的PN结 vv§3.3.2 CMOS反相器工作原理 当NMOS管和 PMOS管成对出现在电路中， 且二者在工作中互补，称为CMOS管(意为互补) VDDvIT1T2vO VDDvI=0 vI=1 T1 TPvIvO vIvO T2 TN vo=―１‖Tp导通 Tn截止vo=―0‖ Tp截止Tn导通 §3.3.3 CMOS反相器的静态输入输出特性 CMOS门电路的输入端不允许悬空 一、输入特性 ★ 在正常的输入信号范围内，即–0.7V< vI <(VDD+0.7)V时输入电流iI ≈0。(因为CMOS门电路的GS间有一层 绝缘的SiO2 薄层。) ★ 在–0.7V ～ (VDD+0.7)V以外的区域， iI从零开始增大，并随vI增加急剧上升，原因是保护电路中的二极管已进入导通状态。 二、输出特性 低电平输出特性VOL≈0 高电平输出特性VOH≈VDD 一、其他逻辑功能的CMOS门电路 P92 vA=0或VB=0 vO=1 T1 导通 T2 断开 1.与非门 Y(AB) vA=1和vB=1 vO=0 T1和T3断开 T2和T4导通 2.或非门 Y(AB) VDD 任一输入端为高，设 vA=或vB=1 Vo=0, T1断开 T2导通 输入端全为低 vB=0或vA=0 Vo=1 T1和T3导通 T2和T4断开 四、三态门 EN′ A Y 逻辑符号 EN1, G4输出高电平，G5输出低电平，T1、T2 同时截止，输出呈高阻态； EN′ A YEN0 YA 逻辑符号 ☆若A=1，则G4、G5输出均为高电平，T1截止、T2导通，Y=0； ☆若A=0，则G4、G5输出均为低电平，T1导通、T2截止，Y=1； ★三态门有三种状态:高电平、低电平、高阻态。 CMOS电路的优点 1. 静态功耗小 2. 允许电源电压范围宽(318V）。3. 扇出系数大，噪声容限大。 3.5 TTL门电路 一、双极型三极管的结构 集电极C集电极 CN BPB 基极 N基极E ECBPNPCB发射极 EENPN型三极管 发射极PNP型三极管主要工作在饱和和截止两种开关状态，放大区只是极短暂的过渡状态。 NPN型三极管截止、放大、饱和3种工作状态的特点 截 止 放 大 饱 和 工作状态 件 iB ＝ 0 0 i B I BS 条 ＜＜ i B＞IBS 发射结反偏 发射结正偏 发射结正偏 集电结反偏 集电结反偏 集电结正偏 偏置情况 <0 ， u BC <0 u >0 ， u BC <0 u >0 ， u BC >0 uBE工 BEBE ＝ 0 ＝ β i B i I 作 集电极电流iCiCC＝CS CE ＝ V CC － u CE ＝ U CES ＝ 特 uce间电压 uCE＝VCC 点 i R C c 0.3V 很大， 很小， ce 间等效电可变 阻 相当开关断开 相当开关闭合 特点：电流约为 0 1) 截止状态 ：条件：发射结反偏 特点： UBES=0.7V ， UCES=0.3V/ 硅 2)饱和状态 ：条件：发射结正偏，集电结正偏 反相器 §3.5.2 TTL - 晶体管逻辑集成电路 TTL — 晶体管 MOS — 金属氧化物半导体场效应管集成电路 一. 其他逻辑功能的门电路 1.与非门 2.或非门 3.与或非门 4.异或门 二.集电极开路门（OC门） 为什么需要 OC门？普通与非门输出不能直接连在一起实现―线与‖！ P96（ OD门） P131 P132 （OC门） P94 P95 三. 三态门 （TS门) 三态输出门(Three-State Output Gate)是在普通门电路的基础上附加控制电路而构成的。 EN A YB 控制端高电平有效 EN A YB 控制端低电平有效 ′ P115例3.5.1 P151 3.7 3.9 3.10 3.11 3.12 3.23 第 四 章 4.3.1 编码器 编码：用二进制代码来表示某一信息（文字、数字、符号）的过程。实现编码操作的电路称为编码器。 P168 P169 P170 优先编码器: 在优先编码器电路中，允许同时输入两个以上编码信号。编码时只对优先权最高的进行编码。 4.3.2 译码器 三线 八线 译码：将二进制代码翻译成对应的输出信号的过程.译码是编码的逆过程. 实现译码操作的电路称为译码器。 常用的译码器有: 二进制译码器、二－十进制译码器、显示译码器三类 P174 P175 一、数据分配器：定义：将公共数据线上的信号根据需要送到多个不同通道上去的逻辑电路。 4.3.4 加法器 加法运算的基本规则：1）逢二进一。 2）最低位是两个数最低位的相加，不需考虑进位。 3）其余各位都是三个数相加，包括加数、被加数和低位来的进位。 4）任何位相加都产生两个结果：本位和、向高位的进位。 P192 半加器、全加器 4.3.5 数值比较器 定义：对两数A、B（可以是一位，也可是多位）进行大小比较的逻辑电路。比较的结果有 A>B、 A
