(12)发明专利申请
(10)申请公布号 CN 112230188 A(43)申请公布日 2021.01.15
(21)申请号 202010906984.5(22)申请日 2020.09.02
(71)申请人 中安锐达（北京）电子科技有限公司
地址 102300 北京市门头沟区石龙经济开
发区永安路20号3号楼A-7518室(72)发明人 李洪涛 张佳怡 林舒情 周仕祺
陆晓明 郭云燕 彭嘉宇 范延伟 胡文豪 彭文丽 李雅淇 童朝平 陈宁 彭学江 (51)Int.Cl.
G01S 7/40(2006.01)
权利要求书1页 说明书3页 附图2页
(54)发明名称
一种基于FPGA的DBF雷达多通道数字信号幅度相位误差校准电路(57)摘要
本发明公开了一种基于FPGA的DBF雷达多通道数字信号幅度相位误差校准电路。幅度相位误差校准电路由幅度相位差计算电路、校准系数生成电路、幅度相位校准电路以及同步验证电路四部分组成。对于并行输入的N路中频数字信号，首先经过幅度相位差计算电路，计算得到各个输入通道与参考通道M的幅度相位差，并将结果送至校准系数生成电路；然后，校准系数生成电路根据幅度相位差生成校准系数进行幅度相位补偿，并将系数送至幅度相位校准电路；幅度相位校准电路利用校准系数生成电路产生的N个校准系数分别对N路输入中频信号进行幅度相位的校准；最后，同步验证电路对校准后的信号重新进行幅度相位差计算，然后根据设定的幅度相位差阈值判断各通道信号之间的幅度相位差是否满足要求，并输出校准完成指示信号，如果满足要求则停止校准，否则重新开始校准。本发明实现了多
通道数字信号的自动校准，可以实现实时、高精
度的校准，具有较强的通用性以及适用性。
CN 112230188 ACN 112230188 A
权 利 要 求 书
1/1页
1.一种基于FPGA的DBF雷达多通道数字信号幅度相位误差校准电路，其特征在于：一种基于FPGA的DBF雷达多通道数字信号幅度相位误差校准电路由幅度相位差计算电路、校准系数生成电路、幅度相位校准电路以及同步验证电路四部分组成。
2.对于并行输入的N路中频数字输入信号，首先经过幅度相位差计算电路，计算得到各个输入通道与参考通道M的幅度相位误差（因为理论上，各个通道的幅度相位应该一致，因此简称幅度相位误差），并将幅度相位误差结果送至校准系数生成电路；然后，校准系数生成电路根据各通道的幅度相位误差，生成校准系数对各通道信号进行幅度相位补偿，将各个通道的幅度相位值校准至与参考通道完全一致，并将校准系数送至幅度相位校准电路；幅度相位校准电路利用校准系数生成电路产生的N个通道的校准系数分别对N路输入信号进行幅度相位的校准，并将校准后的信号送入同步验证电路；最后，同步验证电路对校准后的信号重新进行幅度相位差计算，然后根据设定的阈值判断各通道信号之间的幅度相位差是否满足要求，并输出指示信号，如果满足要求则停止校准，否则重新开始校准。
3.根据权利要求1所描述的一种基于FPGA的DBF雷达多通道数字信号幅度相位误差校准电路，其特征在于：幅度相位差计算电路由校准完成指示信号、幅度比较电路及相位比较电路组成；校准完成信号控制幅度相位差计算电路是否进行计算；幅度比较电路首先利用取模电路计算各个通道的幅度值，然后将各个通道的幅度值与参考通道M比较，得到各个通道的幅度误差；相位比较电路首先利用CORDIC电路计算各个通道的相位值，然后将各个通道的相位值与参考通道M比较，得到各个通道的相位误差。
4.根据权利要求1所描述的一种基于FPGA的DBF雷达多通道数字信号幅度相位误差校准电路，其特征在于：校准系数生成电路利用幅度相位差计算电路得到的相位差，对其进行取反运算，得到相位补偿值；利用幅度相位差计算电路得到的幅度差，对其进行归一化运算，得到幅度补偿值，将各个通道的幅度补偿值与相位补偿值相乘，得到各个通道的校准系数。
5.根据权利要求1所描述的一种基于FPGA的DBF雷达多通道数字信号幅度相位误差校准电路，其特征在于：幅度相位校准电路将校准系数生成电路生成的校准系数作为一个乘数，将各个通道输入的中频信号作为另外一个乘数，利用复乘运算，得到经过幅度相位校准后中频信号输出。
6.根据权利要求1所描述的一种基于FPGA的DBF雷达多通道数字信号幅度相位误差校准电路，其特征在于：同步验证电路对经过幅度相位校准电路校准后输出的中频信号重新进行幅度相位差计算，然后进行幅度相位误差阈值判断，对幅度相位误差大于阈值的多通道信号进行自动重复校准，直至满足阈值判断为止。
2
CN 112230188 A
说 明 书
1/3页
一种基于FPGA的DBF雷达多通道数字信号幅度相位误差校准
电路
技术领域
[0001]本发明属于一种幅度相位误差校准电路，特别是一种基于FPGA的DBF雷达多通道数字信号的幅度相位误差校准电路。
背景技术
[0002]幅度相位误差校准电路由于可对输入信号进行幅度和相位调整，使得多通道输入信号的幅度相位一致，因此广泛应用于DBF雷达多通道数字信号的幅度相位校准中。DBF雷达是由许多相同天线阵元和对应射频前端构成的，每个阵元通道都包含若干微波器件，而各器件的性能、制造和安装引起的误差使得各通道的幅度相位出现较大的误差；另外，环境的变化，长期使用过程中器件的老化、设备的更换等等，也会引起各阵元通道的幅度和相位出现误差。通道之间的幅度相位误差会导致数字波束形成时的能量和精度损失，影响雷达性能，因此幅度相位校准电路是DBF雷达正常工作的关键。
[0003]目前的幅度相位误差校准电路主要通过模拟校准电路实现，模拟校准电路由于利用模拟器件进行移相，具有校准时间尺度大、校准相位差固定以及校准精度差等缺点，从而限制了它的应用。
发明内容
[0004]本发明的目的在于提供一种数字的幅度相位误差校准电路，这种电路能够实现自动、实时、高精度的多通道幅度相位误差校准。[0005]实现本发明目的的技术解决方案为：一种基于FPGA的DBF雷达多通道数字信号幅度相位误差校准电路，其主要由四部分组成：
基于FPGA的DBF雷达多通道数字信号幅度相位误差校准电路由幅度相位差计算电路、校准系数生成电路、幅度相位校准电路以及同步验证电路等四部分组成。[0006]幅度相位差计算电路。该电路对于N个并行输入的中频数字信号，选取第M路信号作为参考信号，分别计算N路信号与参考信号之间的相位差值、幅度比值，将N路的幅度相位误差计算结果送至校准系数生成模块。[0007]校准系数生成电路。该电路对幅度相位差计算电路得到的N个通道的相位差值进行取反运算，然后根据欧拉公式利用CORDIC电路得到各通道相应的相位补偿值；对幅度相位差计算电路得到的N个通道的幅度差值进行取倒数运算，得到幅度补偿值；将各个通道的幅度补偿值与该通道对应的相位补偿值相乘，从而产生每个通道的校准系数，并将其送至幅度相位校准电路。
[0008]幅度相位校准电路。该电路将校准系数生成电路生成的各个通道的校准系数作为一个乘数，将各个通道输入的中频信号作为另外一个乘数，每个通道各自进行复乘运算，通过对各个通道进行幅度相位补偿使得各通道与参考信号的幅度相位一致，最终将幅度相位校准后的中频信号输出到同步验证电路。
3
CN 112230188 A[0009]
说 明 书
2/3页
同步验证电路。该电路对幅度相位校准后的中频信号重新进行幅度相位差计算，
然后计算各通道之间幅度差、相位差的最大值，最后将该幅度差最大值、相位差最大值与设定的幅度差、相位差阈值比较，如果小于该阈值，输出指示信号，停止校准，否则继续校准。[0010]本发明与现有技术相比，其显著优点：（1）本发明可实现多通道数字信号幅度相位误差校准，且校准延时可控，具有校准精度高且校准精度可控等优点。（2）本发明实现了数字幅度相位校准电路，可以进行自动、实时的幅度相位校准，具有较高的适用性和通用性。附图说明
[0011]图1是校准电路的总体结构。[0012]图2是幅度相位差计算电路。[0013]图3是校准系数生成电路。[0014]图4是幅度相位校准电路。[0015]图5是同步验证电路。
具体实施方式
[0016]为了使本发明的目的、技术方案及优点更加清楚明确，以下参照附图对本发明进一步详细说明。
[0017]本发明实现了一种基于FPGA的DBF雷达多通道数字信号幅度相位误差校准电路，具体流程如图1所示。
[0018]基于FPGA的DBF雷达多通道数字信号幅度相位误差校准电路主要由幅度相位差计算电路、校准系数生成电路、幅度相位校准电路和同步验证电路等四部分组成。下面对各部分结构进行详细介绍：
幅度相位差计算电路结构图如图2所示，由N个并行的幅度比较电路、N个并行的相位比较电路和校准完成指示信号组成。幅度比较电路首先利用取模电路计算各个通道每一时刻的幅度值，然后将各个通道的幅度值与参考通道M的幅度值相除，得到各个通道每一时刻的幅度误差，然后对每一通道取若干时间点的幅度误差进行统计平均运算，得到每个通道的平均幅度误差，最后将各通道平均幅度误差值送至校准系数生成电路；相位比较电路首先利用CORDIC电路对各个通道的IQ信号进行arctan计算，得到各个通道每一时刻的相位值，然后将各个通道的相位值与参考通道M的相位值相减，得到各个通道每一时刻的相位误差，然后对每一通道取若干时间点的相位误差进行统计平均，得到每个通道的平均相位误差，最后将各通道平均相位误差值送至校准系数生成电路；校准完成指示信号控制幅度相位差计算电路是否工作。
[0019]校准系数生成电路如图3所示，对于幅度相位差计算电路得到的各通道的平均相位误差，进行取反运算，然后根据欧拉公式利用CORDIC电路对取反后的平均相位误差同时进行sin和cos运算，得到相位补偿值的实部（I路）和虚部（Q路），该相位补偿值的精度可编程实现；利用幅度相位差计算电路得到的各通道平均幅度差，对其进行取倒数运算，得到幅度补偿值；将各个通道的幅度补偿值与相位补偿值相乘，得到各个通道的校准系数，送入幅度相位校准电路。
[0020]幅度相位校准电路结构图如图4所示，由N个复数乘法器构成。校准电路将并行输
4
CN 112230188 A
说 明 书
3/3页
入的N个通道的中频信号的I路和Q路分别与校准系数生成电路产生的相应通道的校准系数进行复数相乘，得到的N个通道的输出即为幅度相位校准后的中频信号。[0021]同步验证电路结构图如图5所示，由幅度相位差计算电路、求最大值电路和阈值判断电路构成。同步验证电路将幅度相位校准后的中频信号经过幅度相位差计算电路，得到各通道的平均幅度误差和平均相位误差，然后对N个通道的平均幅度误差和平均相位误差分别求最大值，将平均幅度误差最大值和平均相位误差最大值与设定的幅度误差、相位误差阈值比较，如果最大值小于阈值，则满足校准要求，输出校准完成指示信号，校准结束；如果最大值大于阈值，不满足要求，则继续校准。
5
CN 112230188 A
说 明 书 附 图
1/2页
图1
图2
图3
图4
6
CN 112230188 A
说 明 书 附 图
2/2页
图5
7
因篇幅问题不能全部显示，请点此查看更多更全内容