HSPICE实验2

一、 实验内容：

3. (1)求上述反相器的电压转换曲线，根据其特性曲线找出电路临界电压值Vckt（Vckt=Vin=Vout）；（.dc vin 0 0.25 0.25）

(2)若想得到Vckt=Vdd/2的电路临界值，那么PMOS及NMOS的栅极宽度比值应该是多少？(扫描wn或wp，根据模型提供的宽长比范围选择扫描范围。wn(0.35u~0.4u, 0.001u)，wp(1.2u~1.21u, 0.001u)，范围越小，线性度越好。

Vin vin 0 DC 1.25

.dc wp 1.2u 1.21u 0.001u ）

(3)令VSB从0变化到0.3V，求反相器的电压转换曲线，解释VOUT产生变化的原因。（.dc vin 0 2.5 0.25 sweep vsb 0 0.3 0.1）

4. 考虑下图中的电路：

(1)如上图所示，输入一个脉冲信号Vin：pulse(0 Vdd 5n 0.1n 0.1n 9n 20n)，.测量它的上升时间tr、下降时间tf、传播延时tp和平均功耗。其中： tp=(TPLH+TPHL)/2

(2)当Vdd从1V变化到2.5V，且步长为0.25时，测量tp和平均功耗。利用这些数据绘出“tp—Vdd”、“Power—Vdd”，分析Vdd变化对转换器性能有什么影响。

5．考虑下图中的电路：

图5 CMOS组合逻辑门

a. CMOS晶体管网络所完成的逻辑功能是什么？确定NMOS和PMOS器件的尺寸，使得输出电阻与由一个W/L=4的NMOS管和一个W/L=8的PMOS管组成的反相器的输出电阻相等。（.TF V(out) vin）

b. 什么样的输入模式导致最坏情况的tpHL和tpLH。清楚说明为了获得最大的传播延时，初始输入模式是什么和那个（些）输入必须发生变化。考虑内部节点的电容的效应。

c. 用SPICE验证上面两步。假设所有晶体管具有最小栅长（0.25μm）。