2021年天津大学软件工程专业《计算机组成原理》科目期末试卷A
（有答案）
一、选择题
1、某机器字长32位，存储容量MB，若按字编址，它的寻址范围是（ ）。 A.8M B.16MB C.16M D.8MB
2、一个存储器系统中，常常同时包含ROM和RAM两种类型的存储器，如果用lK×8位的ROM芯片和lK×4位的RAM芯片，组成4K×8位的ROM和1K×8位的RAM存储系统，按先ROM后RAM进行编址。采用3-8译码器选片，译码信号输出信号为Y0~Y7，其中Y4选择的是（ ）。
A.第一片ROM B.第五片ROM C.第一片RAM D.第一片RAM和第二片RAM 3、下列关于定点数原码一位乘算法的描述正确的是（ ）。 I.符号位不参加运算，根据数值位的乘法运算结果确定结果的符号位 II.在原码一位乘算法过程中，所有移位均是算术移位操作
Ⅲ.假设两个n位数进行原码一位乘，部分积至少需要使用n位奇存器 A.II，III C.只有III B.只有Ⅲ D.全错
4、假设有7位信息码010101，则低位增设偶校验位后的代码和低位增设奇校验位后的代码分别为（ ）。
A.01101010 01101010 B.0101010 01101011 C.01101011 01101010 D.01101011 01101011
5、某字长为8位的计算机中，已知整型变量x、y的机器数分别为
[x]补=11110100，[y] 补=l0110000。若整型变量z=2x+y/2，则z的机器数为（ ）。 A.11000000 B.00100100 C.10101010 D.溢出
6、下列关于总线仲裁方式的说法中，正确的有（ ）。
I.请求方式响应时间最快，是以增加处理器开销和增加控制线数为代价的
II.计数器定时查询方式下，有，根总线请求（BR）线和一根设备地址线，若每次计数都从0开始，则设备号小的优先级高 III.链式查询方式对电路故障最敏感
IV.分布式仲裁控制逻辑分散在总线各部件中，不需要仲裁器 A.III，IV B. I，III，IV C. I，II，IV D.II，III，IV 7、在下列各种情况中，最应采用异步传输方式的是（ ）. A.I/O接口与打印机交换信息 B.CPU与主存交换信息 C.CPU和PCI总线交换信息 D.由统一时序信号控制方式下的设备 8、指令寄存器的位数取决（ ）。
A.存储器的容量 B.指令字长 C.机器字长人 D.存储字长 9、计算机硬件能够直接执行的是（ ）。
1.机器语言程序IⅡ.汇编语言程序Ⅲ.硬件描述语言程序入 A.仅I B.仅I、Ⅱ C.仅I、Ⅲ D. I、Ⅱ 、Ⅲ 10、同步控制是（ ）。 A.只适用于CPU控制的方式 B.由统一时序信号控制的方式 C.所有指令执行时问都相同的方式
D.不强调统一时序信号控制的方式
11、某计算机采用微程序控制器，共有32条指令，公共的取指令微程序包含2条微指令，各指令对应的微程序平均由4条微指令组成，采用断定法（下地址字，段法）确定下条微指令地址，则微指令中下地址字段的位数至少是（ ）。 A.5 B.6 C.8 D.9
12、假设变址寄存器R的内容为1000H，指令中的形式地址为2000H：地址1000H中的内容为2000H，地址2000H中的内容为3000H，地址3000H中的内容为4000H，则变址寻址方式下访问到的操作数是（ ）。
A.1000H B.2000H C.3000H D.4000H
13、一般来说，变址寻址经常和其他寻址方式混合在起使用，设变址寄存器为X，形式地址为D，某机具有先间址寻址再变址寻址的方式，则这种寻址方式的有效地址为（ ）。 A.EA=D+（IX） B.EA=（D）+（IX） C.EA=（D+（IX））D.EA=D+IX 14、禁止中断的功能可以由（ ）来完成。 A.中断触发器 B.中断允许触发器 C.中断屏蔽触发器 D.中断禁止触发器
15、对于字符显示器，主机送给显示器的应是显示字符的（ ） A.ASCI 码 B.列点阵码 C.BCD码 D.行点阵码
二、填空题
16、计算机的_______是计算机_______结构的重要组成部分，也是计算机不同于一般电子设备的本质所在。
17、指令寻址的基本方式有两种，______方式和______方式。
18、汉字的_______、_______ 、_______是计算机用于汉字输入、内部处理、输出三种不同用途的编码。
19、外围设备大体分为输入设备，输出设备，_________设备，_________设备，_________设备五大类。
20、存储_______并按_______顺序执行，这是冯·诺依曼型计算机的工作原理。 21、计算机系统中，根据应用条件和硬件资源不同，数据传输方式可采用______传送、______传送、______传送。
22、当今的CPU芯片除了包括定点运算器和控制器外，还包括_______、_______运算器和_______管理等部件。
23、一位十进制数，用BCD码表示需要________位二进制码，用ASCII码表示需要________位二进制码。
24、为了运算器的高速性，采用了________进位，________乘除法，________等并行技术措施。
25、DMA控制器访采用以下三种方法：________、________、________
三、名词解释题
26、辅存：
27、CCD：
28、伪指令：
29、猝发转输方式：
四、简答题
30、中断处理过程包括哪些操作步骤？
31、在DMA方式预处理（初始化）阶段，CPU通过程序送出哪些信息？
32、何谓分布式仲裁方式？
33、什么是中断隐指令，有哪些功能？
五、计算题
34、假设磁盘存储器转速为3000r/min，分8个扇区，每扇区存储1KB，主存与磁盘存储器数据传送的宽度为16位（即每次传送16位）。假设一条指令最长执行时间为25s。
试问：是否可采用一条指令执行结束时响应DMA请求的方案，为什么？若不行，应采用什么方案？
35、已知计算机的字长为32位，存储器的容量为1MR.如果按字节、半字、字、双字寻址，寻址范围各是多少？
36、某总线时钟频率为100MHz，在一个位总线中，总线数据传输的周期是10个时，钟周期传输25个字的数据块，试问： 1）总线的数据传输率是多少？
2）如果不改变数据块的大小，而是将时钟频率减半，这时总线的数据传输率是多少？
六、综合题
37、下图为由8片2114芯片构成的4K×8位的存储器，与8位的一个微处理器相连，2114芯片为lK×4位的静态RAM芯片。试问： 1）每一组芯片组的地址范围和地址线数目。
2）4KB的RAM寻址范围是多少？ 3）存储器有没有地址重叠？
38、假设指令流水线分取指（FI）、译码（ID）、执行（EX）、回写（WR）4个过程段，共有10条指令连续输入此流水线。 1）画出指令周期流程。 2）画出非流水线时空图。 3）画出流水线时空图。
4）假设时钟周期为100ns，求流水线的实际吞吐率。 5）求该流水处理器的加速比。
39、某指令系统字长12位，地址码取3位，试提出一种方案，使该系统有4条三地址指令、二地址指令、150条一地址指令。列出操作码的扩展形式并计算操作码的平均长度。
参
一、选择题
1、C 2、D 3、D 4、B 5、A 6、B 7、A 8、B 9、A 10、B 11、C 12、D
13、B。先间址后变址，这里需要理清“先间址”的这个间址指的是D，而不是1X，如果是IX的话那就变成了寄存器间接寻址了 14、B 15、A
二、填空题
16、软件 系统 17、字向 位向
18、输入编码（或输入码） 内码（或机内码） 字模码 19、外存 数据通信 过程控制 20、程序 地址 21、并行 串行 复用 22、cache 浮点 存储 23、4 7
24、先行 阵列 流水线
25、停止CPU访问 周期挪用 DMA和CPU交替访内
三、名词解释题
26、辅存：
一般通过输入输出部件连接到主存储器的外围设备，成本低，存储时间长。 27、CCD：
电荷耦合器件，用于图像输入。 28、伪指令：
汇编语言程序所提供的装入内存中的位置信息，表示程序段和数据段开始信息及结束信息等且不转换成2进制机器指令. 29、猝发转输方式：
在一个总线周期内传输存储地址连续的多个数据字的总线传输方式。
四、简答题
30、答：中断处理过程如下： ⑴设备提出中断请求；
⑵当一条指令执行结束时CPU响应中断
⑶CPU设置“中断屏蔽”标志，不再响应其它中断请求 ⑷保存程序断点（PC）
⑸硬件识别中断源（移到中断服务子程序入口地，址） ⑹用软件方法保存CPU现场 ⑺为设备服务 ⑻恢复CPU现场
⑼ “中断屏蔽”标志复位，以便接收其它设备中断请求 ⑽返回主程序
31、答：向DMA控制器及I/0接口（分离模式或集成模式均可）分别送出如下信息：A、测试设备状态，预置DMA控制器工作方式；B、主存缓冲区首址，交换量，传送方向；C、设备寻址信息，启动读/写。
32、答：分布式仲裁是以优先级仲裁策略为基础的仲裁方式。它不需要仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它的总线请求不予响应，并撤销它的仲裁号。最后，获胜者的仲裁号保留在仲裁总线上
33、答：CPU响应中断之后，经过某些操作，转去执行中断服务程序。这些操作是由硬件直接实现的，我们把它称为中断隐指令。它不是指令系统中的一条真正的指令，没有操作码，所以是一种不允许、也不可能为用户使用的特殊指令。
五、计算题
34、解析：磁盘存储器转速为3000r/min，即50r/s。每转传送的数据为
8×1KB=8KB，所以数据传输率为8KB×50r/s=400KB/s.16位数据的传输时间=16位/（400KB/s）=2B/（400KB/s）=5𝜇s。由于5𝜇s远小于25s，因此不能采用一条指令执行结束响应DMA的请求方案。应采用每个CPU机器周期末查询及响应DMA的请求方案。
35、解：首先1MB=8Mhit（为了在后面的计算中单位统一）按字节寻址时，寻址范围为：
8Mbit/8bit=lMB。按半字寻址时，寻址范围为：8Mbit/16bit=512KB。按字寻址时，寻址范围为：8Mbit/32bit=256KB。按双字寻址时，寻址范围为：8Mbit/bit=128KB。
36、解析：
1）根据时钟频率为100MHz，可以计算出时钟周期为10-8s，则一个总线传输周期为10-7s，也就是说，10-7s可以传送×25bit的信息，即200B。故总线的数据传输率为200B/10-7s =2000MB/s
2）如果将时钟频率减半，可以计算出时钟周期为2×10-8s，则一个总线传输周期为2×10-7s，也就是说，2×10-7s可以传送200B的信息，故总线的数据传输率为 200B/2×10-7s =1000MB/s
六、综合题
37、解析：先由两片2114芯片构成lK×8位的芯片组，再由4个芯片组构成4K×8位的存储器。从图3-48可以看出，地址线A13~A10在图中没有出现，说明采用部分译码方式。
1）芯片组的容量为1024B，需要10根地址线（A9~A10），故地址范围为000H~3FFH。
2）根据图3-48所示的连线，各芯片组的片选端由地址线Ais、A1s进行译码。芯片组内地址线为A9~A10，A13~A10空闲，即为任意态。假设A13~A10为全0，4KB RAM的寻址范围分别是：第0组为0000H~03FFH，第1组为4000H~43FFH，第2组为8000H~83FFH，第3组为C000H~C3FFH，可见这4KB存储器的地址空间是不连续的。
演示第2组的计算过程，其他类似。
第2组的片选信号应该是10（A15、A14），接下来A13~A10为全0，剩下的全1，即1000001l11111111，十六进制为83FFH。
3）由于A13~A10没有参与译码（部分译码），因此存储器存在地址重叠现象。
38、解析：
1）指令周期包括FI、ID、EX和WR这4个子过程，则指令周期流程如图a所示。 2）非流水线时空图如图b所示。假设一个时间单位为一个时钟周期，则每隔4个时钟周期才有一个输出结果。
3）流水线时空图如图c所示。由图c可见，第一条指令出结果需要4个时钟周期。当流水线满载时，以后每一个时钟周期可以出一个结果，即执行完一条指令。 4）由图c所示的10条指令进入流水线的时空图可见，在13个时钟周期结束时，CPU执行完10条指令，故实际吞吐率为10条指令/（100ns×13）=0.77×107条指令/s。
5）在流水处理器中，当任务饱满时，指令不断输入流水线，不论是几级流水线，每隔个时钟周期都输出一个结果。对于本题4级流水线而言，处理10条指令所需的时钟周期数=4+（10-1）=13，而非流水线处理10条指令需4×10=40个时钟周期，所以该流水处理器的加速比为40/13=3.08
39、解析：
以上答案不唯一，只要满足不包含就行，即没有前缀码。这个和数据结构中的赫夫曼树的编码是很类似的。
操作码的平均长度=（3×4+6×8+9×150）/162=8.7
