毕业设计毕业论文智力竞赛抢答器设计

本科生毕业设计 智力竞赛抢答器设计

独 创 性 声 明

本人郑重声明：所呈交的毕业论文（设计）是本人在指导老师指导下取得的研究成果。除了文中特别加以注释和致谢的地方外，论文（设计）中不包含其他人已经发表或撰写的研究成果。与本研究成果相关的所有人所做出的任何贡献均已在论文（设计）中作了明确的说明并表示了谢意。

签名：

年 月 日

授 权 声 明

本人完全了解许昌学院有关保留、使用本科生毕业论文（设计）的规定，即：有权保留并向国家有关部门或机构送交毕业论文（设计）的复印件和磁盘，允许毕业论文（设计）被查阅和借阅。本人授权许昌学院可以将毕业论文（设计）的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编论文（设计）。 本人论文（设计）中有原创性数据需要保密的部分为：

签名： 年 月 日

指导教师签名：

年 月 日

摘 要

智力竞赛抢答器是一种应用于智力竞赛中的抢答装置，该装置由两部分构成，即主体电路和扩展电路。主体电路是由优先编码器，锁存器和译码显示器组成的抢答电路，能将最先抢答的选手编号显示出来。扩展电路通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现记时功能本文详细介绍了抢答器的设计方案、功能及在设计过程中所做的改进。

关键词：抢答电路；定时电路；时序控制

ABSTRACT

Responder is a quiz competition in the answer in applied intelligence unit, the device consists of two parts, namely, expansion of the main circuit and the circuit. Is the main priority encoder circuit, the display latch and decoder circuit comprising Responder, players can answer in the first number is displayed. Expansion of the circuit through the timing circuit and decoding circuit to generate second pulse signal output on the display when the function to achieve record Responder This paper describes the design, function and made in the design process improvements.

Key word: Answer In The Circuit ； Timing Circuit ； Timing Control

目 录

1 绪 论 ..................................................................... 5 1.1课题的研究背景与意义 ...................................................... 5 1.2设计任务 .................................................................. 5 1.3抢答器组成示意 ............................................................ 6 2 基本知识介绍 ............................................................... 8 2.1 555定时器 ................................................................ 8 2.1.1 555定时器的基本功能 .................................................... 8 2.1.2 555组成的基本电路及应用 .............................................. 10 2.2 74LS148优先编码器 ....................................................... 12 2.3 74LS279锁存器 ........................................................... 14 2.3.1 74LS279芯片的功能 .................................................... 14 2.3.2 74LS279锁存电路 ...................................................... 14 2.4 显示译码器74LS48 ....................................................... 15 2.4.1发光二极管显示器 ....................................................... 15 2.4.2译码驱动器 ............................................................. 16 2.5 芯片74LS192 ............................................................ 17 3 电路设计原理 .............................................................. 19 3.1 抢答电路的设计 .......................................................... 19 3.2 定时电路设计 ............................................................ 20 3.3时序控制电路 ............................................................. 21 4 电路综合 .................................................................. 23 4.1 整体电路介绍 ........................................................... 23 4.2 电路仿真 ................................................................ 24 结 论 ...................................................................... 25 参考文献 .................................................................... 26 致 谢 ...................................................................... 27

1 绪 论

作为当前社会最为热门的一种教育方式，智力竞赛已经成为人们娱乐生活中不可缺少的组成部分。而抢答则是智力竞赛中最受人们青睐的环节，它不仅能激起观众的热情，还能在短时间内使人们学习大量的科学知识。但是关于在比赛中抢答的先后，开始抢答的时间以及回答问题的时间等问题，仅凭主持人的主观判断很容易出现错误。为了规范比赛秩序，我们需要一种具有自动锁存，置位，清零等功能的抢答器来解决上述问题。 在本次设计中，将主要设计一个定时抢答器。它要实现以下主要功能：（1）主持人可以控制系统的清零与抢答开始；（2）抢答器要有数据锁存与显示的功能。抢答开始后，若有任何一名选手按动抢答按钮，则要显示其编号直到系统被主持人清零，同时其他人再按对应按钮无效；（3）抢答器要有自动定时功能，并且一次抢答时间由主持人任意设定。当主持人启动“开始”键后，定时器自动减计时，并在显示器上显示；（4）参赛选手只有在设定时间内抢答方为有效抢答。若抢答有效，则定时器停止工作，并且显示抢答开始时间直到系统被清零；（5）若设定时间内无选手进行抢答（按对应按钮），则系统禁止选手超时抢答，定时器上显示00。 1.1课题的研究背景与意义

随着社会的不断进步，人们对于精神生活的追求越来越高，开展了许多具有寓教于乐的活动，而智力竞赛就是当前深受人们喜爱的娱乐方式之一。为了解决比赛中因主持人和参赛者主观原因造成的不公平性，智力竞赛抢答器的出现成为必然。

在临近毕业之际，运用大学期间所学知识设计一款可实际应用的抢答器，让我巩固了所学知识，充实了自己，对于即将踏入社会的我具有很大的鼓励意义。 1.2设计任务

1．抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0~S7表示。 2．设置一个系统清除和抢答控制开关S，该开关由主持人控制。

3．抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在LED数码管上显示。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。

4．抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。当主持人启

5

动“开始”键后，定时器进行减计时。

5．参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。

6．如果定时时间已到，无人抢答，本次抢答无效，系统并禁止抢答，定时显示器上显示00。

1.3抢答器组成示意

抢答按钮优先编码电路锁存器译码电路显示电路主持人控制开关控制电路主体电路秒脉冲产生电路定时电路译码电路显示电路扩展电路 图1-1 抢答器的组成示意图

定时抢答器的总体框图如图1-1所示，它由主体电路和扩展电路两部分组成。主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答按钮时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。扩展电路完成定时抢答功能。

图1-1所示定时抢答器的工作过程是：电源接通时，节目主持人将控制开关置于“清除”位置，抢答器此时处于禁止工作状态，编号显示器灭灯，定时显示器上显示设定的时间，在节目主持人宣布抢答题目后，说一声“抢答开始”，同时将控制开关拨到“开始”位置，抢答器处于工作状态，定时器开始倒计时。当定时时间到，却没有选手抢答时，系统将输入电路封锁，禁止选手超时后抢答。当选手在定时时间内按动抢答按钮时，抢答器要完成以下四项工作：

6

（1）优先编码电路立即分辨出抢答选手的编号，并由锁存器锁存，然后编号由译码显示电路显示；

（2）控制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答；

（3）控制电路要使定时器停止工作，时间显示器上显示剩余的抢答时间，并保持到主持人将系统清零为止。当选手回答完毕时，主持人操作控制开关，使系统恢复到禁止工作状态，以便进行下一轮抢答。

7

2 基本知识介绍

2.1 555定时器

2.1.1 555定时器的基本功能

555定时器是一种多用途的数字--模拟混合集成电路，利用它能极方便的构成施密特触发器，单稳态触发器和多谐振荡器。由于使用灵活方便，所以555定时器在波形的产生与变换，测量与控制，家用电器，电子玩具等许多领域中都得到应用。

555定时器的原理图及引线排列分别如图2-1和图2-2。其功能如表2-1。

8Vcc4R R1 5KVC05 COVI16 TH R2 5KVI22 TLVR2 R3 5K7 DTGND1+-VA2S&QV0 3VR1+-A1VA1Q’R&A2

图2-1 555定时器内部框图

Vcc 放电端 阀值端 控制端6857555 1 2 34 GND 触发端 输出端 复位端图2-2 555定时器引脚排列

8

表2-1 555定时器功能表 输入 阀值输入 X <2V触发输入 Y CC输出 复位 0 输出 0 1 1 1 1 不变 放电管T 导通 截止 导通 不变 3<1V3CC 1 >2V CC 3>1V3CC <2V CC 3>1V3CC

VI1是比较器A1的输入端，VI2是比较器A2的输入端。A2和A2的参考电压VR1和VR2由VCC经三个5K电阻分压给出。在控制电压输入端（引脚5）悬空时，VR1=2VCC，VR2=1VCC

33 R是置零输入端。只要在R端加上低电平，输出端V0便立即被置成低电平，不受其他输入端状态影响。正常工作时必须使R处于高电平。图中的数码1到8为器件引脚编号。 当VI1>VR1,VI2>VR2 时，比较器A1的输出VA1=0，比较器A2的输出VA2=1 。SR锁存器被置0，TD导通，同时V0为低电平。

当VI1VR2时，VA1=1，VA2=1，锁存器的状态保持不变，因而TD和输出的状态也维持不变。

当VI1当VI1>VR1，VI29

2.1.2 555组成的基本电路及应用

1.构成单稳态触发器

TR5.1K86V1VC23714tp0V0C0.1uF

图2-3 单稳态触发器

若以555定时器的VI2端作为触发信号的输入端，并将由TD和R组成的反相器输出电压接至VI1端，同时在对地接入电容C，就构成了单稳态触发器。

电路如图2-3所示，接通电源→电容C充电（至2VCC）→RS触发器置0→V00，T导

3通，C放电，此时电路处于稳定状态。当2加入VI<1VCC时，RS触发器置1，输出V0=1，使

3T截止。电容C开始充电，按指数规律上升，当电容C充电到2VCC时，A1翻转，使输出V00。

3此时T又重新导通，C很快放电，暂稳态结束，恢复稳态，为下一个触发脉冲的到来做好准备。其中输出V0脉冲的持续时间tw=1.1RC，一般取R=1K--10M，C>1000PF，只要满足

VI的重复周期大于tp0，电路即可工作，实现较精确的定时。

2.多谐振荡器

如图2-4电路无稳态，仅存在两个暂稳态，亦不需外加触发信号，即可产生振荡（振荡过程自

12行分析）。电容C在VCC--VCC之间充电和放电。555电路要求R1和RP均应该大于或等于331K，使R1+RP应小于或等于3.3M。

10

+VCC+5R110K6RPVCC10uF100K843V021

图2-4 多谐振荡器

3.施密特触发器

将555定时器的和两个输入端连在一起作为信号输入端，如图2-5，即可得到施密特触发器。

由于比较器A1和A2的参考电压不同，因而SR锁存器的置0信号和置1信号必然发生在输入信号VI的不同电平。因此输出电压VO由高电平变为低电平和由低电平变为高电平所对应的VI值也不同，这样就形成了施密特触发特性。

+VCC+54VS25556R 10K15C 0.01uF3V08

图2-5 施密特触发器

11

VoViVcc/32Vcc/3

图2-6 电压传输特性

2.2 74LS148优先编码器

74LS148的电路功能表及其逻辑符号如下

表2-2 74LS148功能表

输入 输出 S I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 YS YEX 1 X X X X X X X X 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 0 X X X X X X X 0 0 0 0 1 0 0 X X X X X X 0 1 0 0 1 1 0 0 X X X X X 0 1 1 0 1 0 1 0 0 X X X X 0 1 1 1 0 1 1 1 0 0 X X X 0 1 1 1 1 1 0 0 1 0 0 X X 0 1 1 1 1 1 1 0 1 1 0 0 X 0 1 1 1 1 1 1 1 1 0 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0

12

YEXY2Y174LS148Y0SI6I7

YSI0I1I2I3I4I5图2-7 74LS148的逻辑符号

在优先编码器电路中，允许同时输入两个以上的编码信号。不过在设计优先编码器时已经将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。 1.编码输入端I0--I7

从74LS148的功能表可以看出，输入信号只有在S=0编码器才开始编码，故逻辑符号输入端I0--I7均为低电平有效，且I7优先权最高，I0优先权最低。当I7=0时，就对I7编码而不管其他输入信号为何种状态。 2.编码输出端Y2--Y0

由功能表可见74LS148编码器输出的是反码，例如对I2编码，应当输出010，而电路输出的是101。对I7的编码应当输出111，而电路输出的却是000。 3.选通输入端S

只有在S0时，编码器才处于工作状态；而在S1时，编码器处于静止状态，所有输出端均为高电平。

4.选通输出端YS和扩展输出端YEX

YS和YEX是为扩展编码器功能而设置的

13

由功能表可以看出，当所有的编码输入端均为高电平，而且S=0时，YS=0。此时电路工作，但无编码输入。

只要任一编码输入端等0，且S=0，则YEX=0。此时电路工作，且有编码输入。

2.3 74LS279锁存器

2.3.1 74LS279芯片的功能

74LS279的内部有4个SR触发器组成，其R输入端为高电平有效。当一个参赛选手率先抢答后其他选手就不能再抢答。其他虽有电平输入，但输入的电平保持原态不变。图2-8为74LS279的管脚图。

1R1S11S21Q 2R2S2QGND12345678161514VCC4S4R13 4Q12 3S2 3S11110 3R9 3Q

图2-8 管脚图

2.3.2 74LS279锁存电路

锁存器参考电路如图2-9所示。图中R端接主持人控制开关，抢答前，控制开关使锁存器输出为零。S1、S2、S3、S4分别与编码器的输出端A2、A1、A0和工作状态标志GS联接，当有抢答开关按下，编码器输出相应的二进制代码，经锁存器保持抢答信息。编码器工作状态标志GS使锁存器输出Q0为“1”，Q0联接到编码器74LS148的输入使能端S，封锁其它路输入，同时接译码电路74LS48的控制端BI/RBO，当其为高电平时，译码器工作，当其为低电

14

平时，字型全灭，Q1、Q2、Q3，与译码显示电路的输入端相连，控制开关为主持人所设，S打向RESET端复位后才可以抢答。

C+5VQ3Q2Q1Q0BABI/RBO10KR3S3R2S2R1S1R0S0 控制开关S STARTRESETA2A1A0GS

图2-9 74LS279锁存器参考电路

2.4 显示译码器74LS48 2.4.1发光二极管显示器

8段发光二极管数码显示器BS201/202（共阴极）和BS211/212（共阳极）的等效电路如图2-10所示。其中，BS201和BS211每段的最大驱动电流约10mA，BS202和BS212每段的最大驱动电流约15mA。

驱动共阴极显示器的译码器输出为高电平有效，如74LS48、CC4511；而驱动共阳极显示器的译码器输出为低电平有效，如74LS46，74LS47等。

abcdefgha bcdefghGNDa) 共阳极LED+5Vb) 共阴极LED

图2-10 发光二极管显示器

15

2.4.2译码驱动器

74LS48为BCD-7段译码器，74LS48用来驱动共阴极的发光二极管显示器。74LS48的内部有升压电阻，因此无需外接电阻（可以直接与显示器相连接）。74LS48的功能表如表2-3所示，其中A3A2A1A0为8421BCD码输入端，a~g7段译码输出端。

表2-3 74LS48功能表

功能或数字 输入 输出 显示字LTRBI A3A2A1A0 BI/RBO a b c d e f g 形 灭灯试灯动XX X X X X 0(输入） 0 0 0 0 0 0 0 灭灯 态为零 0X X X X X 1 1 1 1 1 1 1 1 8 10 0 0 0 0 1 0 0 0 0 0 0 0 灭灯 0 11 0000 1 1 1 1 1 1 1 0 0 1 1X 0001 1 0 1 1 0 0 0 0 1 2 1X 0010 1 1 1 0 1 1 0 1 2 3 1X 0011 1 1 1 1 1 0 0 1 3 4 1X 0100 1 0 1 1 0 0 1 1 4 5 1X 0101 1 1 0 1 1 0 1 1 5 6 1X 0110 1 0 0 1 1 1 1 1 6 7 1X 0111 1 1 1 1 0 0 0 0 7 8 1X 1000 1 1 1 1 1 1 1 1 8 9 1X 1001 1 1 1 1 1 0 1 1 9 10 1X 1010 1 0 0 0 1 1 0 1 11 1X 1011 1 0 0 1 1 0 0 1 12 1X 1100 1 0 1 0 0 0 1 1 13 1X 1101 1 1 0 0 1 0 1 1 14 1X 1110 1 0 0 1 1 1 1 1 15 1X 1111 1 0 0 0 0 0 0 0 注：BI/RBO是一个特殊端，有时用作输入，有时用作输出

16

各使能端功能简介如下：

LT：灯测试输入使能端。当LT=0时，译码器各段输出均为高电平，显示器各段全亮，

因此，LT=0可用来检查74LS48和显示器的好坏。

RBI：动态灭零输入使能端。在LT=1的前提下，当RBI=0且输入A3A2A1A0=0000时，

译码器各段输出全为低电平，显示器各段全灭，而当输入数据为非零数码时，译码器和显示器正常译码和显示。利用此功能可以实现对无意义位的零进行消隐。

BI：静态灭灯输入使能端，只要BI=0，不论输入A3A2A1A0为何种电平，译码器各段输

出全为低电平，显示器灭灯（此时BI/RBO为输入使能）。

RBO：动态灭零输出端。在不使用BI功能时，BI/RBO为输出使能（其功能是只有在译码器实现动态灭零时RBO=0，其它时候RBO=1）。该端主要用于多个译码器级联时，实现对无意义的零进行消隐。实现整数位的零消隐是将高位的RBO接到相邻低位的RBI，实现小数位的零消隐是将低位的RBO接到相邻高位的RBI。 2.5 芯片74LS192

74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图2-11所示其功能表如下：

表2-4 74LS192功能表 输入 MR PL输出 CPU CPD P3 P2 P1 P0Q3 Q2 Q1 Q0 1 0 0 0

X 0 1 1 X X 1 X X 1 X d X X X b X X X a X X 0 d 0 c 0 b 0 a X c X X 加计数 减计数

17

VCC16P015MR14TCD13TCU12PL11P210P39151109P0P1P2P3Q0Q1Q2Q332675CPUCPDPLMRTCUTCD12131P12Q13Q04CPD5CPU6Q27Q348GND1114a) 引脚排列b) 逻辑符号

图2-11 74LS192的引脚排列及逻辑符号

图中：PL为置数端，CPU为加计数端，CPD为减计数端，TCU为非同步进位输出端，TCD为非同步借位输出端，P0、P1、P2、P3为计数器输入端，MR为清除端，Q0、Q1、Q2、Q3为数据端。

18

3 电路设计原理

3.1 抢答电路的设计

抢答电路有两个功能：首先，要分辨出参赛选手按下抢答按钮的先后顺序，并将优先抢答者的编号锁存，供译码显示电路用。其次，要同时使其他参赛选手的按键操作无效。利用优先编码器74LS148和锁存器74LS279可实现上述功能。图3-1为抢答电路示意图。

译码显示电路+5V4Q10KRS主持人控制开关开始清除51010KD110K10K10K10K10K10K10K+5V3QRS2QRSQRS145STI7Y1I6I5Y274LS148I4I3Y0I2I1YEXI074LS27915YSS7S6S5S4S3S2S1S0

图3-1 抢答电路

工作原理是：当主持人控制开关处于“清除”位置时，RS触发器的R端为低电平，输出端（4Q～1Q）全部为低电平。于是74LS48的BI=0，显示器灭灯；74LS148的选通输出端ST=0，74LS148处于工作状态，此时锁存电路不工作。当主持人开关拨到“开始”位置时，优先编码电路和锁存电路同时处于工作状态，即抢答器处于等待工作状态，等待输入端I0~I7输入信号，当有选手将按钮按下时（如按下S5），74LS148的输出端Y2Y1Y0=010，YEX=0经RS锁存器后，CTR=1，BI1，74LS279处于工作状态，4Q3Q2Q=101，经74LS48译码后，显示器上显示出“5”。此外，CTR=1，使74LS148的ST端为高电平，74LS148处于禁止工作状态，封锁其

19

他按钮的输入。当按下的按钮松开后，74LS148的YEX为高电平，但由于CTR维持高电平不变，所以74LS148仍处于禁止工作状态，其他按钮的输入信号不会被接收。这就保证了抢答者的优先性以及抢答电路的准确性。当优先抢答者回答完问题后。由主持人操作控制开关S，使抢答电路复位，以便进行下一轮抢答。 3.2 定时电路设计

该部分主要由555定时器秒脉冲产生电路、74LS192十进制同步加减计数器、74LS48译码电路和2个7段数码管及相关电路组成。具体电路如图3-2所示。两块74LS192实现减法计数，通过译码电路74LS48将定时显示到数码管上，其时钟产生电路提供时钟信号。74LS192的预置数控制端实现预置数，由节目主持人根据抢答题目的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管DPY-7-SEG上，当有人抢答时，停止计数并显示此时的倒计时剩余时间；如果没有人抢答，且倒计时时间到时，BO2输出低电平到时序控制电路，以后选手抢答均视为无效。

下面结合图3-2具体讲一下标准秒脉冲产生电路的原理。图中电容C的放电时间和充电时间分别为：

t10.7R2C (3-1)

t2(R1R2).C.In20.7(R1R2).C (3-2)

于是从555的3引脚端输出的脉冲频率为：

f11.43 (3-3) t1t2(R12R2)C结合实际应用情况和元器件的成本等因素，选用

R115K，R268K，C10uF，代入到上式可得

f1HZ，即秒脉冲。

20

+5V定时到信号13 译码显示电路译码显示电路7BOLDCR14910115623474LS1925+5V710K111494 574LS192+5V10115623控制开关数据预置端数据预置端+5V815K768K6210uF+141k555311Q0.1uF5&定时到信号 图3-2 可预置时间的定时电路

3.3时序控制电路

时序控制电路的设计抢答器设计的关键，它要完成以下三项功能。

1．主持人将控制开关拨到“开始”位置时，抢答电路和定时电路进入正常抢答工作状态。 2．当参赛选手按动抢答键时，抢答电路和定时电路同时停止工作。 3．当设定的抢答时间到，且无人抢答时，抢答电路和定时电路停止工作。

根据上面的功能要求以及图3-1和图3-2，时序控制电路的设计如图3-4所示。图中，门G2的作用是控制时钟信号CP的放行和禁止，而门G1的作用是控制74LS148的选通输入端ST。图3-4 所示电路的工作原理是：当主持人控制开关从“清除”位置拨到“开始”位置时，来自图3-1的74LS279的输出端CTR=0，经过G3的反相，A=1，则从555定时器输出端出来的时钟信号CP就能够加到74LS192的CPD时钟输入端了，定时电路开始进行递减，与此同时，在定时时间未到时，来自图3-2所示74LS192的借位输出端BO21，门G1的输出端ST=0，使74LS148处于正常工作的状态，从而实现了功能（1）中的设计要求。当选手在定时时间内按动抢答按钮时，CTR=1，经过G3的反相，A=0，CP信号，555定时器处于保持工作状

21

态；同时，门G1的输出端ST1，使优先编码器74LS148处于禁止工作状态，从而实现了功能（2）的设计要求。当定时时间结束后，来自74LS192的信号BO21，ST1，使74LS148处于禁止工作状态，禁止选手进行抢答。同时，门G2处于关门状态，CP信号，使定时电路保持00状态不变，从而实现了功能（3）的设计要求。

G2CP时钟信号&1定时到信号AG1LQ&STG3

图3-3 时序控制电路

22

4 电路综合

4.1 整体电路介绍

经过以上几章的设计与介绍，我们可以得到声光智力抢答器的整体电路如下图中U7:B、U8、U9、U10、U11组成抢答电路，U1、U2、U3、U4、U5、U6、U7:A组成定时电路。电路中与U8连接的数码管将显示最先抢答选的手的号码，与U1、U2连接的数码管将显示倒计时时间。

图4-1 抢答与定时电路

23

4.2 电路仿真

主持人的控制开关为0，参赛选手的抢答按钮为1-8。分别用键盘上的1-8号键与其一一对应来进行控制，如果主持人把开关打在清除端则显示器上始终显示0，如果主持人把开关打在开始端，则显示器显示选手所对对应的号码，而定时电路在主持人将开关置向“开始”后从预置时间30秒开始倒计时。当把图画完整后就按PRTUES的运行开关。仿真结果如图4-2所示，在倒计时到25秒时，4号选手抢答成功。

图4-2 仿真结果

24

结 论

实用抢答器的这一产品是各种竞赛活动中不可缺少的设备，在国内外都是比较有用的，而它的发展也是比较快的，从一开始的只具有抢答锁定功能的一个简单电路，到现在的具有倒计时、定时、自动（或手动）复位、报警（即声响提示，有的以音乐的方式来体现）、屏幕显示、按键发光等多种功能的技术合并，足以说明其多种功用及发展的快速。

我所设计的抢答器主要介绍了它的功能和设计它的目的与意义，画出了它的设计框图。在第2章中介绍了基本元器件的功能，这些元器件是74LS148、74LS279、74LS48、74LS192、555定时器。第3章介绍了抢答器的设计部分，其中介绍了抢答部分、定时部分、时序控制部分。并在论文中有相应的设计图，更能让人们具有一目了然的效果，第4章则是仿真部分，仿真是为了能更好的说明设计思路的可行性。

25

参考文献

[1] 邱寄帆，唐程山．数字电子技术[M]．北京人民邮电出版社，2005 [2] 黄永定．电子线路实验与课程设计[J]．北京机械工业出版社，2005

[3] 谢自美．电子线路设计·实验·测试（第二版）[M]．武汉华中科技大学出版社，2006 [4] 高建新，雷少刚．电子技术实验与实训[M]．北京机械工业出版社，2006 [5] 张有礼，韩爱娟．电子技术综合实训[M]．北京师范大学出版社，2005 [6] 唐程山．数字电子技术[M]．人民邮电出版社，2005

[7] 李银华．电子线路设计指导[R]．北京航空航天大学出版社，1985

[8] 刘书明，冯小平．数据采集系统芯片AduC812原理与应用[M]．西安电子科技大学出版社，2000

[9] 何小艇．电子系统设计[D]．浙江大学出版社，1994

[10] 康华光．电子技术基础数字部分[M]．北京高等教育出版社，2000 [11] 李海．74系列芯片手册[M]．重庆大学出版社，1999

[12] 金显贺，王昌长．一种用于在红线检测局部放电的数字滤波技术[M]．重庆大学, 2000 [13] 姚福安．电子电路设计与实践[M]．山东科学技术出版社，1993 [14] 阎石. 数字电子技术基础[M]．高等教育出版社，1998 [15] 韩敬东.电工与电子技术[M]．机械工业出版社，2009

26

致 谢

本论文是在我的指导老师左伟杰的亲切关怀和悉心指导下完成的。他严肃的科学态度，严谨的治学精神，精益求精的工作作风，深深地感染和激励着我。从题目的选择到最终完成左老师都始终给予我细心的指导和不懈的支持。在此，向精心培养与关心我的导师致以崇高的敬意和深深的谢意！

在论文的写作中得到了身边同学的悉心帮助，很感谢他们。

在此还要感谢所有教育过我的老师，他们对我的培养，使我在大学这四年的学习生活中受益匪浅。

最后，衷心地感谢在百忙之中评阅论文和参加答辩的各位老师，忠心地祝愿各位身体健康、工作顺利。

27